

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problems Mailbox.**

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10172479 A

(43) Date of publication of application: 26.06.98

(51) Int. Cl **H01J 31/12**
 G09G 3/22
 H01J 29/87

(21) Application number: 09274195
(22) Date of filing: 07.10.97
(30) Priority: 07.10.96 JP 08265837

(71) Applicant: CANON INC
(72) Inventor: SHINJO KATSUHIKO
 MITSUTAKE HIDEAKI

**(54) IMAGE FORMING DEVICE, AND DRIVING
METHOD THEREOF**

(57) Abstract:

PROBLEM TO BE SOLVED: To suppress a positional deviation of irradiation of an electron beam or discharge on a target surface.

element display part, where a potential V_a of an acceleration electrode, an interval (1) between an electron emitting element and a spacer, and a distance (d) between the electron emitting element and an acceleration electrode are set to satisfy $V_a \cdot l^2/d^2 > |\Delta V_{sat}|/(2 \cdot \alpha \cdot \beta)$.

COPYRIGHT: (C)1998,JPO

SOLUTION: In an image forming device driven with predetermined values of an image display time ΔT for one frame and a drive time Δt for an element, with a resistance R in a vertical direction to an element board of a spacer, a changing speed Q' of charged quantity on the surface of the spacer, a time constant for electrification of the spacer τ_u , a time constant for relaxation of electrification of the spacer τ_d , and a deviation quantity ΔV_{sat} from a potential in a non-electrified condition of the spacer surface in stationary driving defined as $\Delta V_{sat} = RQ'/8 \cdot (1 - \exp(-\Delta t/\tau_u)) / (1 - \exp(-\Delta T/\tau_d))$, a constant α is decided by disposition of members to regulate potential in the image forming device, and a constant β is set to regulate allowable range of deviation of a brightness point in a picture

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-172479

(43) 公開日 平成10年(1998)6月26日

(51) Int.Cl.⁶

H 01 J 31/12
G 09 G 3/22
H 01 J 29/87

識別記号

F I

H 01 J 31/12
G 09 G 3/22
H 01 J 29/87

C

(21) 出願番号

特願平9-274195

(22) 出願日

平成9年(1997)10月7日

(31) 優先権主張番号

特願平8-265837

(32) 優先日

平8(1996)10月7日

(33) 優先権主張国

日本 (J P)

(71) 出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72) 発明者 新庄 克彦

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内

(72) 発明者 光武 英明

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内

(74) 代理人 弁理士 山下 穣平

(54) 【発明の名称】 画像形成装置及びその駆動方法

(57) 【要約】

【課題】 電子線のターゲット面上での照射位置ずれ、放電を抑制する。

【解決手段】 1フレーム画像表示するための時間を ΔT 、1素子あたりの駆動時間を Δt で予め決められた値で駆動する画像形成装置において、スペーサの素子基板に垂直な方向の抵抗を R 、スペーサの表面の電荷量の変化速度を Q' 、スペーサの帶電の時定数を τ_s 、スペーサの帶電緩和の時定数を τ_d とし、定常駆動時におけるスペーサ表面の帶電していない状態の電位からのずれ量 ΔV_{sat} を、 $\Delta V_{sat} = RQ'/8 \cdot (1 - \exp(-\Delta t/\tau_s)) / (1 - \exp(-\Delta T/\tau_d))$ で定義したとき、画像形成装置内の電位を規定する部材等の配置で決まる定数を α 、画素表示部上での輝点のずれの許容範囲を規定する定数を β として、加速電極電位 V_a 、電子放出素子/スペーサ間距離 l 、および電子放出素子/加速電極間距離 d を、 $V_a \cdot l^2/d^2 > | \Delta V_{sat} | / (2 \cdot \alpha \cdot \beta)$ となるようにした。

【特許請求の範囲】

【請求項1】 複数の冷陰極型電子放出素子からなる電子源を有する素子基板と、前記素子基板に対向配置され前記電子源より放出された電子を加速するための加速電極と、少なくとも前記素子基板と前記加速電極間を真空に維持するための密閉構造を有する外囲器と、該外囲器を支持するためのスペーサを有し、1フレーム画像表示するための時間を ΔT 、1素子あたりの駆動時間（電子放出時間）を Δt で求め決められた値で駆動する画像形成装置において、

該スペーサの素子基板に垂直な方向の抵抗をR、該スペーサの表面の電荷量の変化速度を Q' 、該スペーサの帶電の時定数を τ_s 、該スペーサが帶電した状態から帶電していない状態に緩和するまでの時定数を τ_d とし、定常駆動時における該スペーサ表面の帶電していない状態の電位からのずれ量 ΔV_{sat} を、

$$\Delta V_{sat} = RQ'/8 \cdot (1 - \exp(-\Delta t/\tau_s)) / (1 - \exp(-\Delta T/\tau_d))$$

で定義したとき、画像形成装置内の電位を規定する部材等の配置で決まる定数を α 、画素表示部上での輝点のずれの許容範囲を規定する定数を β として、

加速電極電位 V_a 、電子放出素子／スペーサ間距離 l 、および電子放出素子／加速電極間距離 d を、

$$Va \cdot l^2/d^2 \geq | \Delta V_{sat} | / (2 \cdot \alpha \cdot \beta)$$

となるようにしたことを特徴とする画像形成装置。

【請求項2】 請求項1に記載の画像形成装置において、冷陰極型電子放出素子からなる電子源が、表面伝導型電子放出素子を用いたことを特徴とする画像形成装置。

【請求項3】 請求項2に記載の画像形成装置において、前記定数 α 、 β が

$$2 \cdot \alpha \cdot \beta \leq 5$$

を満たすことを特徴とする画像形成装置。

【請求項4】 請求項1に記載の画像形成装置において、冷陰極型電子放出素子からなる電子源が、電界放出型電子放出素子を用いたことを特徴とする画像形成装置。

【請求項5】 請求項4に記載の画像形成装置において、前記定数 α 、 β が

$$2 \cdot \alpha \cdot \beta \leq 10$$

を満たすことを特徴とする画像形成装置。

【請求項6】 請求項1、2、3、4、5のうちのいずれかの請求項におけるスペーサが、絶縁性部材の表面に高抵抗薄膜を積層してなり、該高抵抗薄膜が、互いに異なる電位が印加される電子源基板上の電極、あるいは配線と加速電極に電気的に接続されており、さらに、該高抵抗薄膜が微小な粒塊によって構成されていることを特徴とする画像形成装置。

【請求項7】 請求項1、2、3、4、5のうちのいずれかの請求項におけるスペーサが、絶縁性部材の表面に

高抵抗薄膜を積層してなり、該高抵抗薄膜が、電子源および電極、あるいは互いに異なる電位が印加される少なくとも2つの電極に対して電気的に接続されており、さらに、該高抵抗薄膜が非晶質膜であることを特徴とする画像形成装置。

【請求項8】 複数の冷陰極型電子放出素子からなる電子源を有する素子基板と、前記素子基板に対向配置され前記電子源より放出された電子を加速するための加速電極と、少なくとも前記素子基板と前記加速電極間を真空に維持するための密閉構造を有する外囲器と、該外囲器を支持するためのスペーサを有し、該スペーサの素子基板に垂直な方向の抵抗がR、該スペーサの表面の電荷量の変化速度が Q' 、該スペーサの帶電の時定数が τ_s 、該スペーサが帶電した状態から帶電していない状態に緩和するまでの時定数が τ_d であり、画像形成装置の画素間隔からきまる電子放出素子／スペーサ間距離が1、電子放出素子／加速電極間距離がd、加速電極電位が V_a 、画像形成装置内の電位を規定する部材等の配置で決まる定数が α 、画素表示部上での輝点のずれの許容範囲を規定する定数が β である画像形成装置の駆動方法において、

1フレーム画像表示するための時間 ΔT 、1素子あたりの駆動時間（電子放出時間） Δt を、
 $(1 - \exp(-\Delta t/\tau_s)) / (1 - \exp(-\Delta T/\tau_d)) < (2 \cdot \alpha \cdot \beta) \cdot (l^2 \cdot V_a / d^2) \cdot 8 / |(R \cdot Q')|$

を満たすように決めたことを特徴とする画像形成装置の駆動方法。

【請求項9】 請求項8に記載の画像形成装置の駆動方法において、該画像形成装置の電子源が、表面伝導型電子放出素子を用いたことを特徴とする画像形成装置の駆動方法。

【請求項10】 請求項9に記載の画像形成装置の駆動方法において、前記定数 α 、 β が

$$2 \cdot \alpha \cdot \beta \leq 5$$

を満たすことを特徴とする画像形成装置の駆動方法。

【請求項11】 請求項8に記載の画像形成装置の駆動方法において、該画像形成装置の電子源が、電界放出型電子放出素子を用いたことを特徴とする画像形成装置の駆動方法。

【請求項12】 請求項11に記載の画像形成装置の駆動方法において、前記定数 α 、 β が

$$2 \cdot \alpha \cdot \beta \leq 10$$

を満たすことを特徴とする画像形成装置の駆動方法。

【請求項13】 請求項8、9、10、11、12のうちのいずれかの請求項における画像形成装置の駆動方法において、

該画像形成装置のスペーサが、絶縁性部材の表面に高抵抗薄膜を積層してなり、該高抵抗薄膜が、互いに異なる電位が印加される電子源基板上の電極、あるいは配線と加速電極に電気的に接続されており、さらに、該高抵抗

薄膜が非晶質膜であることを特徴とする画像形成装置。

薄膜が微小な粒塊によって構成されていることを特徴とする画像形成装置の駆動方法。

【請求項14】 請求項8、9、10、11、12のうちのいずれかの請求項における画像形成装置の駆動方法において、

該画像形成装置のスペーサが、絶縁性部材の表面に高抵抗薄膜を積層してなり、該高抵抗薄膜が、電子源および電極、あるいは互いに異なる電位が印加される少なくとも2つの電極に対して電気的に接続されており、さらに、該高抵抗薄膜が非晶質膜であることを特徴とする画像形成装置の駆動方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、電子線を用いた表示装置等の画像形成装置に係わり、特に、前記画像形成装置の平面型外囲器に加わる大気圧を平面型外囲器内部より支持するために、外囲器内部にスペーサを備えた画像形成装置に関する。

【0002】

【従来の技術】 従来、電子放出素子として熱電子源と冷陰極電子源の2種類が知られている。冷陰極電子源には電界放出型（以下FE型と略す）、金属／絶縁層／金属型（以下MIM型と略す）や表面伝導型電子放出素子（以下SCEと略す）等がある。

【0003】 SCE型の例としては、M. I. Elinson, Radio Eng. Electron Phys., 10, (1965) 等がある。

【0004】 SCE型は基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面伝導型電子放出素子としては、前記エリンソン等による SnO_2 薄膜を用いたもの、 Al 薄膜によるもの [G. Dittmer: "Thin Solid Films", 9, 317 (1972)] 、 In_2O_3/SnO_2 薄膜によるもの [M. Hartwell and C. G. Fonstad: "IEEE Trans. ED Conf.", 519 (1975)] 、カーボン薄膜によるもの

【荒木久他：真空、第26巻、第1号、22頁（1983）】等が報告されている。

【0005】 これらの表面伝導型電子放出素子の典型的な素子構成として前述のM. ハートウェルの素子構成を図30に示す。同図において3001は絶縁性基板である。3004は電子放出部形成用薄膜で、H型形状のパターンに、スパッタで形成された金属酸化物薄膜等からなり、後述のフォーミングと呼ばれる通電処理により電子放出部3005が形成される。尚、図中のLは、0.5～1[m]、Wは、0.1[mm]で設定されている。

【0006】 従来、これらの表面伝導型電子放出素子においては、電子放出を行う前に電子放出部形成用薄膜3004を予めフォーミングと呼ばれる通電処理によって電子放出部3005を形成するのが一般的であった。即ち、フォーミングとは前記電子放出部形成用薄膜3004の両端に直流電圧あるいは非常にゆっくりとした昇電圧、例えば1

V/分程度を印加通電し、電子放出部形成用薄膜を局所的に破壊、変形もしくは変質せしめ、電気的に高抵抗な状態にした電子放出部3005を形成することである。なお、電子放出部3005は電子放出部形成用薄膜3004の一部に亀裂が発生しその亀裂付近から電子放出が行われる。以下フォーミングにより形成した電子放出部を含む電子放出部形成用薄膜3004を電子放出部を含む薄膜と呼ぶ。前記フォーミング処理をした表面伝導型電子放出素子は、上述電子放出部を含む薄膜3004に電圧を印加し、素子に電流を流すことにより、上述電子放出部3005より電子を放出せしめるものである。

【0007】 FE型の例としてはW. P. Dyke&W. W. Dolan, "Field emission", Advance in Electron Physics, 8, 89(1956) あるいはC. A. Spindt, "PHYSICAL Properties of the in-film field emission cathodes with molybdenum cones", J. Appl. Phys., 47, 5248(1976) 等が知られている。FE型の素子構成の典型的な例として、図31に前述のC. A. Spindtらによる素子の断面図を示す。同図において、3010は基板、3011は導電性材料よりなるエミッタ配線、3012はエミッタコーン、3013は絶縁層、3014はゲート電極である。本素子は、エミッタコーン3012とゲート電極3014の間に適宜の電圧を印加することにより、エミッタコーン3012の先端部より電界放出をおこさせるものである。

【0008】 また、FE型の他の素子構成として、図31のような積層構造ではなく、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。

【0009】 MIM型の例としてはC. A. Mead, "The tunnel-emission amplifier", J. Appl. Phys., 32, 646(1961) 等が知られている。MIM型素子の典型的な構成を図32に示す。同図は断面図であり、図32において、3020は基板で、3021は金属からなる下電極、3022は厚さ10[nm]程度の薄い絶縁層、3023は厚さ8から30[nm]程度の金属よりなる上電極である。

【0010】 MIM型においては、上電極3023と下電極3021との間に適宜の電圧を印加することにより、上電極3023の表面より電子放出をおこせるものである。

【0011】 上述の冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒータを必要としない。従って、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱熔融等の問題が発生しにくい。さらに、熱陰極素子の応答はヒータの応答速度で律速されるのに対し、冷陰極素子にはそのようなことはなく、応答を高速化できる。

【0012】 このため、冷陰極素子を用いた電子線装置、とくに画像形成装置等の研究がさかんに行われている。

【0013】 特に、表面伝導型電子放出素子は、構造が単純で製造も容易であることから、大面積にわたる多数

素子を配列形成できる利点がある。そこで、この特徴を生かせるよういろいろな応用が研究されている。例えば、荷電ビーム源、表示装置等があげられる。

【0014】多数の表面伝導型電子放出素子を配列形成した例としては、並列に表面伝導型電子放出素子を配列し、個々の素子の両端を配線にてそれぞれ結線した行を多数行配列した電子源があげられる（例えば、本出願人の特開平1-031332号公報）。また、特に表示装置等の画像形成装置においては、近年、液晶を用いた平板型表示装置が、CRTに替わって、普及してきたが、自発光型でないため、バックライト等を持たなければならぬ等の問題点があり、自発光型の表示装置の開発が、望まれてきた。表面伝導型電子放出素子を多数配置した電子源と電子源より放出された電子によって、可視光を発光せしめる蛍光体とを組み合わせた表示装置である画像形成装置は、大画面の装置でも比較的容易に製造でき、かつ表示品位の優れた自発光型表示装置である（例えば、本出願人の米国特許第5066883号）。

【0015】以上述べた、画像形成装置等の電子線装置は、装置内部の真空雰囲気を維持するための外囲器、該外囲器内に配置された電子源、該電子源から放出された電子線が照射されるターゲット、電子線をターゲットに向けて加速するための加速電極等を有するが、さらに、外囲器に加わる大気圧を外囲器内部から支持するための支持部材（スペーサ）が外囲器内部に配置されることがある。

【0016】特に、前述の画像形成装置においては、画像表示面積の拡大化や、薄型化を実現していくためには、外囲器内部へのスペーサの配置は不可欠である。

【0017】ところが、前記外囲器内へスペーサを配置した場合、（1）高電圧で加速しようとすると放電がおきてしまう。（2）前記ターゲット面上での電子線の照射位置が設計値からずれてしまう（以下、ビームずれと呼ぶ）問題が生じる。特に、第2の問題は、画像形成装置において、蛍光体面上での、発光形状、発光位置のずれを意味し、画像表示の品位を著しく損なう。特に、カラー画像用のR、G、B各色蛍光体を備える画像形成部材を用いた場合には、電子線の照射位置ずれとあわせて、輝度低下や、色ずれの発生もみられる場合がある。また、本現象は、特に、電子源と画像形成部材間に配置されるスペーサの近傍で顕著である。これは、放出された電子線の影響により発生した、外囲器内の荷電粒子がスペーサ表面に飛来したり、電子線がスペーサ表面にあたることによる2次電子の放出により、スペーサ表面が帶電し、スペーサ近傍の電場が乱されることによって、電子線の軌道が設計値からずれるためだと考えられる。

【0018】このような課題を解決するための技術としては、スペーサに導電性を持たせて電荷を除去しようとする試みがある。

【0019】例えば、特開昭57-118355号公報では、

熱陰極を用いた画像形成装置において、熱陰極の位置に孔部が設けられた板状のスペーサの表面に酸化スズ被膜を設けることで、孔部の壁面に付着した電子を除去することが記載されている。そして、スペーサの電気伝導性はスペーサを挟む電極間に10Vを印加した時に流れる電流が10μA～0.001μAの範囲とすることが記載されている。

【0020】また、PCT/US94/00602では、伝導性のあるスペーサで、かつ2次電子放出効率が1に近いものを

10 用いて、極力スペーサの電位変化を抑えようとしている。ここでは伝導性のあるスペーサとして、シート抵抗が10⁹～10¹⁰Ω/□、層厚が0.05～20μm、材質がクロム酸化物、銅酸化物、炭素等のものが挙げられている。そして、電位変化の原因を2次電子の放出であると考え、スペーサの高さ（素子基板と加速電極間の距離）をd、スペーサの表面抵抗をρ_s、スペーサ表面にあたる電流密度をj、スペーサ表面の2次電子放出効率をδとしたときに、スペーサに接している素子基板からの距離xの地点での電位ずれ量△Vは下式であるとしている。

【0021】

$$\Delta V = \rho_s \cdot [x \cdot (x-d)/2] \cdot j \cdot (1-\delta) \quad \dots \dots (1)$$

【0022】

【発明が解決しようとする課題】上述した特開昭57-118355号公報では、スペーサは孔部が設けられた板状のものであり、スペーサを挟む電極間に電圧を印加した時に流れる電流（10μA～0.001μA）でスペーサの電気伝導性を規定しているので、電流範囲はスペーサの形状によって異なり、形状の異なるスペーサには適用できない。

【0023】また、PCT/US94/00602の方法では、仮に帶電の主な原因が2次電子の放出であったとしても、スペーサの表面の電位はグラウンドから数kVの加速電位まで場所によって異なっており、これほど広いエネルギー範囲で2次電子放出効率がほぼ1であるような材料、状態を用いることは不可能に近い。したがって、現実には少なくともスペーサ表面の一部には電位ずれが生じてしまう。また、スペーサの電気伝導度を大きくすれば確かに帶電量は小さくなるが、消費電力をなるべく抑えたいという見地から、むやみに電気伝導度をあげることはできない。

【0024】結局、実際の画像形成装置を駆動する際には、電子放出素子がオン状態の時に、ビームずれ、放電につながってしまうことがある。

【0025】本発明は、上記問題点を鑑みてなされたものであり、多粒界を持つ薄膜あるいは非晶質膜をスペーサの導電性付与のために用いた場合に、容量成分を制御し帶電緩和の時定数を制御することによって、また、時定数が大きな場合であっても、駆動条件（画像表示のフレーム周波数、電子放出素子の駆動パルス幅、加速電圧

等) や、パネルの構成(電子放出素子、スペーサの配置、電子放出素子と加速電圧電極間距離等)を最適化することによって、電子線のターゲット面上での照射位置ずれ(ビームずれ)を防止することを目的とする。それにより、特に、画像形成装置の外囲器内の間隙を維持するためのスペーサが設けられた場合について、消費電力を抑えつつも、ビームずれを防ぎ、輝度ずれ、カラーの場合は色ずれ等までも防止し、鮮明かつカラーの場合は、色再現性のよい画像形成装置を提供することが可能となる。

【0026】

【課題を解決するための手段】上記目的は、以下の構成を有する画像形成装置およびその駆動方法により達成される。

【0027】すなわち、複数の冷陰極型電子放出素子からなる電子源を有する素子基板と、前記素子基板に対向配置され前記電子源より放出された電子を加速するための加速電極と、少なくとも前記素子基板と前記加速電極間を真空に維持するための密閉構造を有する外囲器と、該外囲器を支持するためのスペーサを有し、1フレーム画像表示するための時間を ΔT 、1素子あたりの駆動時間(電子放出時間)を Δt で予め決められた値で駆動する画像形成装置において、該スペーサの素子基板に垂直な方向の抵抗をR、該スペーサの表面の電荷量の変化速度を Q' 、該スペーサの帶電の時定数を τ_s 、該スペーサが帶電した状態から帶電していない状態に緩和するまでの時定数を τ_d とし、定常駆動時における該スペーサ表面の帶電していない状態の電位からのずれ量 ΔV_{sat} を、

$$\Delta V_{sat} = RQ'/8 \cdot (1 - \exp(-\Delta t/\tau_d)) / (1 - \exp(-\Delta T/\tau_s))$$

で定義したとき、画像形成装置内の電位を規定する部材等の配置で決まる定数を α 、画素表示部上での輝点のずれの許容範囲を規定する定数を β として、加速電極電位 V_a 、電子放出素子/スペーサ間距離 l 、および電子放出素子/加速電極間距離 d を、

$$V_a \cdot l^2/d^2 \geq | \Delta V_{sat} | / (2 \cdot \alpha \cdot \beta)$$

となるようにしたことを特徴とする画像形成装置である。

【0028】さらに、冷陰極型電子放出素子からなる電子源が、表面伝導型電子放出素子あるいは電界放出型電子放出素子を用いることが望ましい。表面伝導型電子放出素子を用いた場合、前述の $2 \cdot \alpha \cdot \beta$ の値は、5以下であることが望ましく、より望ましくは1以下である。また、電界放出型電子放出素子を用いた場合、前述の $2 \cdot \alpha \cdot \beta$ の値は、10以下であることが望ましく、より望ましくは2以下である。

【0029】また、上記スペーサが、絶縁性部材の表面に高抵抗薄膜を積層してなり、該高抵抗薄膜が、互いに異なる電位が印加される電子源基板上の電極、あるいは

配線と加速電極に電気的に接続されており、高抵抗薄膜の抵抗を所望の抵抗値に制御を行うには、後述のように、該高抵抗薄膜が微小な粒塊によって構成されているか非晶質膜であることが望ましく、上記本発明の式を満たす必要がある。

【0030】次に、複数の冷陰極型電子放出素子からなる電子源を有する素子基板と、前記素子基板に対向配置され前記電子源より放出された電子を加速するための加速電極と、少なくとも前記素子基板と前記加速電極間を10 真空に維持するための密閉構造を有する外囲器と、該外囲器を支持するためのスペーサを有し、該スペーサの素子基板に垂直な方向の抵抗がR、該スペーサの表面の電荷量の変化速度が Q' 、該スペーサの帶電の時定数が τ_s 、該スペーサが帶電した状態から帶電していない状態に緩和するまでの時定数が τ_d であり、画像形成装置の画素間隔からきまる電子放出素子/スペーサ間距離が1、電子放出素子/加速電極間距離が d 、加速電極電位が V_a 、画像形成装置内の電位を規定する部材等の配置で決まる定数が α 、画素表示部上での輝点のずれの許容範囲20 を規定する定数が β である画像形成装置の駆動方法としては、1フレーム画像表示するための時間 ΔT 、1素子あたりの駆動時間(電子放出時間) Δt を、

$$(1 - \exp(-\Delta t/\tau_d)) / (1 - \exp(-\Delta T/\tau_s)) < (2 \cdot \alpha \cdot \beta) \cdot (l^2 \cdot V_a/d^2) \cdot 8 / |(R \cdot Q')|$$

を満たすように決めることによって、良好な画像表示が行える。

【0031】ここで、本発明の背景について説明する。前述の従来例では、スペーサ表面の帶電による電界の乱れの静的な一面のみしか考えていないが、本発明者ら30 は、実際の画像形成装置を駆動する際には、電子放出素子がオン状態の時に、どのように帶電していくか、またオフ状態でどのように帶電量が減少していくかという、帶電/除電の動的な特性について考慮することが非常に重要であることを見出した。すなわち、一度の電子放出時の帶電量は微少であっても、次に電子放出されるまでに除電しきれていなければ定常的に駆動しつづけると大きな帶電量となって、スペーサ近傍の電位分布を乱し、ビームずれ、放電につながってしまうのである。

【0032】帶電を抑え、かつ低消費電力で安定に駆動40 するためには、スペーサの抵抗値は、かなり高い抵抗値に設定しなければならない。そのために、比抵抗率の小さな金属膜(例えは白金膜)を絶縁性の基体の上に積層したスペーサを用いようとすると、該膜の厚みは極めて薄くしなければならず、島状膜になってしまい、画像形成装置の作成工程中の熱処理等に対する耐性、マージンが小さくなってしまう。そこで、前述の従来例のように比抵抗の高い酸化物等の膜を使用することになるが、この場合、多粒界をもったり、非晶質の膜になりやすい。多粒界を持つ薄膜をスペーサの導電性膜として用いた場合、粒が多結晶性のものであっても、各粒界は非晶質性

となる。このため、その粒界に欠陥が集中しやすく、欠陥によるトラップ性の電気容量を持つことになる。また、画像形成装置の作成工程の大気中焼成を経ると、前記非晶質部は特に酸化されやすく、そこで電気容量を持つてしまう。また、酸化膜を用いた場合には、化学量論のものが得にくく、酸素欠損が生じ易いために、欠陥が発生し、そこで電気容量を持つてしまう。さらに、複数の膜を積層して用いる場合には、その界面でやはり電気容量を持つてしまう。すなわち、スペーサは図33に示す等価回路であらわせると考えられる。図33中、R1、C1は、膜面方向の抵抗、容量で、R2、C2は膜厚方向の抵抗、容量である。帯電の時定数（帯電していない状態から帯電した状態へ変化する時定数）、あるいは帯電緩和の時定数（帯電した状態から帯電していない状態へ変化する時定数）はR1、C1、R2、C2で規定される。特に、本発明者らは、多粒界を持つ薄膜、非晶質の薄膜を用いた場合、帯電の時定数よりも、帯電緩和の時定数のほうが大きいことを見出した。この帯電緩和の時定数が大きいということが、実際の画像形成装置の定常駆動時に問題となることがわかった。なお、トラップ性電気容量による帯電の時定数は、スペーサ表面に飛来する荷電粒子量に依存するので、一般には帯電の時定数と帯電緩和の時定数は一致せず、帯電緩和の時定数のほうが大きくなると考えられる。

【0033】 続いて、図1、図26、図27を用いて、*

$$V(z, t) = V_a / d \cdot z - RQ' / (2d^2) \cdot (1 - \exp(-t / (\epsilon \cdot \rho))) \cdot z(z-d) \quad \dots \dots (2)$$

すると、電位ずれ ΔV は、下式で表される。

$$\Delta V = -RQ' / (2d^2) \cdot (1 - \exp(-t / (\epsilon \cdot \rho))) \cdot z(z-d) \quad \dots \dots (3)$$

これが、前述した従来例の式(1)に対応するもので（ただし、式(1)では電位Vの位置の関数をxとしているが、式(2)では電位Vの位置の関数をzとしている。）、(1)式中の $\rho \cdot j \cdot (1 - \delta)$ が、(3)式の $-RQ' / d^2$ に対応する。

【0039】 (1)式においては2次電子のみを考慮していたが、(3)式では帯電の機構はこれにとらわれない。さらに、(1)式と(3)式の大きな違いが時間的な変化を考慮しているかどうかである。すなわち、(3)式には指

$$V(d/2, t) = V_a / 2 + RQ' / 8 \cdot (1 - \exp(-t / (\epsilon \cdot \rho))) \quad \dots \dots (4)$$

また、電子放出が $t = t_1$ で終了した後の、スペーサの中央部における電位の時間変化は下式となる。

☆40

$$V(d/2, t) = (V(d/2, t_1) - V_a / 2) \cdot \exp(-(t - t_1) / (\epsilon \cdot \rho)) \quad \dots \dots (5)$$

ここで、抵抗率を ρ_d [Ω·m]、誘電率 ϵ_d [F/m]としたが、前述のように、高抵抗膜が微少な粒塊によって構成されている場合や、非晶質の場合、帯電の時定数 $\tau_d = \rho_d \cdot \epsilon_d$ は、帯電緩和（除電）の時定数 $\tau_d = \rho_d \cdot \epsilon_d$ とは等しくない。以下、 ρ 、 ϵ 等は用いず、 τ_d 、 τ_s を用いる。

【0042】 以上は、帯電していない状態から1パルスのみ印加した場合の電位の変化を述べた。次に、実際の電子源を駆動した時の、スペーサ中央部の電位変化の典型的な例を図26に示す。破線は電子源を駆動するため

* 本発明の原理を説明する。

【0034】 図1は本発明の画像形成装置の基本的な構成を示す断面図である。11は基板、15はリアプレート、16は側壁、17はフェースプレートであって、15、16、17をあわせて外囲器が形成される。20は、スペーサで、絶縁性部材20aの上部に高抵抗薄膜20bが成膜されてできている。18は蛍光体で、19は導電性の部材（メタルパック）、13は電極である。

【0035】 11は基板11上に形成された電子源111で、電子源111より、電子線112が放出され、蛍光体18上に像を形成する。この時、何らかの原因により、スペーサ表面に荷電粒子が飛来したり、あるいは表面から飛び去るとスペーサ表面上の電位分布が、初期の状態から変化してしまい、ビームずれが起きる。

【0036】 今、簡単のために、荷電粒子の飛来やスペーサ表面からの2次電子放出による電荷の変化量をスペーサ表面上で一様に、単位時間あたり Q' [C/sec]であるとし、スペーサ表面上につけた高抵抗薄膜は一様で、その抵抗を R [Ω]、抵抗率を ρ [Ω·m]、誘電率を ϵ [F/m]とすると、図1中の z 軸に沿った、電子放出素子から電子が放出されている間の電位 $V(z, t)$ （位置 z 、時間 t ）は、下式となる（ただし、スペーサの高さを d [m]、アノード電圧を V_a [V]とする。）。

【0037】

☆数関数的に時間変化する因子が含まれる。

【0040】 以上、一様な電荷変化速度 Q' であれば、スペーサ中央部（ $z = d/2$ ）で電位ずれは最大となり、以下、 $z = d/2$ の点を、電位ずれを評価する代表点として話を進める。

【0041】 スペーサの中央部（高さ $z = d/2$ ）の点における電位の時間変化は下式となる。

（帯電過程）

☆（除電過程）

◆に印加する電圧パルスを表し、実線がスペーサ中央部の電圧を表す。図26によれば、電子源駆動中（時刻 $t=0$ から、 $t=t_1$ まで）に、ほぼ式(4)に表現される電位上昇がみられ、その後、パルス終了後にはほぼ式(5)に従つて、徐々に電位がもとの値($V_a/2$)に緩和していくのがわかる（ここでは、 Q' は正とした。）。図26に示すように、1フレーム中に電荷が十分除電されきっていないと、各フレームで除電しきれない分が累積的にたまつて行くが、時間が経過すると帯電量と除電量がバランスす

る定常状態となる。

【0043】このように、定常駆動時(周期f[Hz]での連続駆動)においては、帯電量と除電量がバランスするので、前記(4)、(5)式より図26中の電子放出時電位上昇量 ΔV_{swing} 、オフセット電位 ΔV_{offset} 、および飽和電位上昇量 $\Delta V_{sat} = \Delta V_{swing} + \Delta V_{offset}$ には下*

$$\Delta V_{sat} = RQ' / 8 \cdot (1 - \exp(-\Delta t / \tau_u)) / (1 - \exp(-\Delta T / \tau_d)) \quad \dots \dots (8)$$

ここで、 $\Delta t = t_1 - t_0$ 、 $\Delta T = 1/f$ 次に、 ΔV_{sat} をどの程度までに抑えなければならないかについて、図27を使って説明する。図27はスペーサ近傍の様子を断面図で示したもので、4401は電子放出素子、4402はスペーサ、4403は加速電極で、加速電圧を V_a 、電子放出素子/スペーサ間距離を1、電子放出素子/加速電極間距離を d とする。もし、スペーサ表面が帯電していると、等電位面は破線のようになり、電子ビーム4404は図に示すように $\Delta 1$ だけ、所望の位置からはずれてしまうことになる。定常駆動時を考えると、もし、スペーサ上の帯電/除電速度が一様であるとすれば、前述したように電位変化のずれは $z = d/2$ で最大となり、その値が(8)式でいう ΔV_{sat} となる。図27中のスペーサ中央部付近の等電位面のずれ Δd は、ほぼ、

$$\Delta d \sim d/2 \cdot \Delta V_{sat}/V_a \quad \dots \dots (9)$$

であるので、図中1軸方向でスペーサから $\alpha 1$ 程度離れたところまで等電位面が曲がっているとすると、 ΔV_{sat} が V_a に比べてそれほど大きくないとして、図27中の等電位面の傾きは、ほぼ、

$$\tan \theta \sim \sin \theta \sim d/(2\alpha 1) \cdot \Delta V_{sat}/V_a \quad \dots \dots (10)$$

となる。ここで、 α は、画像形成装置内の電極等、電位を規定する部材の構造や配置等で決まる因子であり、およそ1から10程度の定数である。例えば、電子放出素子が等間隔に配置されており、電位が規定されている配線が該電子放出素子間の中央に配置されている場合、 α は2程度となる。すると、放出電子のうける平均的電界は、図27中、1、2方向で、それぞれ、

$$E1 \sim \Delta V_{sat}/(2\alpha 1) \quad \dots \dots (11)$$

$$E2 \sim V_a/d \quad \dots \dots (12)$$

となる。さらに、電子ビームずれ $\Delta 1$ は、ほぼ、 $\Delta 1 \sim (E1/E2) \cdot d$ であるので、結局、下式のように書けることになる。

【0046】

$$\Delta 1 \sim 1/(2\alpha) \cdot d^2/1 \cdot \Delta V_{sat}/V_a \quad \dots \dots (13)$$

すると、放出電子源の種類(例えば、SCEかFEか等)、あるいは、画像表示装置としての仕様により決まる電子ビームずれの許容範囲、 $\Delta 1 < \beta 1$ との関係より、最終的に許容できる ΔV_{sat} は下式となる。ここで、 β は、放出電子のビームの広がり、ターゲット上の画素と画素の間隙(例えばブラックストライプが存在するかどうか等)、ターゲット上の蛍光体の特性、さらには画像表示装置として画素内の輝度のずれがどの程度許容されるか、などから決まる定数で、一般には数分の1

*式で表される関係がある。

【0044】

$$\Delta V_{swing} = RQ' / 8 \cdot (1 - \exp(-\Delta t / \tau_u)) \quad \dots \dots (6)$$

$$\Delta V_{swing} = \Delta V_{sat} \cdot (1 - \exp(-\Delta T / \tau_d)) \quad \dots \dots (7)$$

従って、 V_{sat} は、下式となる。

【0045】

$$\Delta V_{sat} = RQ' / 8 \cdot (1 - \exp(-\Delta t / \tau_u)) / (1 - \exp(-\Delta T / \tau_d)) \quad \dots \dots (8)$$

※以下の値である。

$$\Delta V_{sat} < 2\alpha \beta \cdot 1^2/d^2 \cdot V_a \quad \dots \dots (14)$$

10 係数 $2\alpha\beta$ としては、例えば、均一間隔に並んだSCEを用い、画素と画素の間隙が画素幅の10分の1程度である装置の場合、帯電によるビームずれに起因する輝度ずれを10%以下程度に抑えるためには、ほぼ5以下の値であればよく、より好ましくは1以下である。また、FEを用いる場合は、ほぼ10以下の値であることが必要で、より好ましくは2以下である。

【0048】なお、これまでの説明では一様な電荷量の変化をもとにしたが、電荷量の変化に分布がある場合、すなわち電位変化が最大となる点がスペーサ中央部でない場合でも電位の変化の最大値を ΔV_{sat} と考えればよい。

【0049】実際に画像形成装置を設計する際、スペーサ部材を決定し、所望の表示周波数、印加パルスを与えてやると、 ΔV_{sat} は決まるので、 V_a 、1、 d を、以下の関係式を満たすように設計してやればよい。

【0050】

$$V_a \cdot 1^2/d^2 > |\Delta V_{sat}| / (2\alpha\beta) \quad \dots \dots (15)$$

ここで、 ΔV_{sat} は正負いずれの場合もあるので、絶対値 $|\Delta V_{sat}|$ を用いている。すなわち、今までの説明では、スペーサの帯電は正であるときを例にしたが、膜の材質、使用条件等によっては、負に帯電することもある。例えば、帯電の原因が2次電子の放出である場合、入射電子のエネルギーに応じて、2次電子放出係数は変化し、その値が1以下の場合はスペーサ表面は負に帯電し、1以上の場合はスペーサは正に帯電する。特に、FE素子を用いた場合など、加速電圧が小さく、入射エネルギーが小さい場合に負に帯電する場合がある。いずれにせよ、帯電によって平行電界からずれる影響による電子ビームの軌道のずれを考えているので、帯電の正負にかかわらず、同様の議論ができる。

【0051】以上の議論をまとめると、電子線が放出されると、何らかの原因により、スペーサ表面に荷電粒子が飛来したり、飛び去ることによって、スペーサ表面の電位が帯電していない状態に対し変化してしまう。この時、次に電子放出されるまでに十分除電されれば、帯電量が積分されていくことはないが、駆動条件によっては、定常駆動時に、式(8)で示される ΔV_{sat} だけ電位変化が残ることになる。この ΔV_{sat} が、スペーサ近傍の電場を乱し、ビームがずれることになる。実際に画像表示を行う場合には、前記 ΔV_{sat} が許容される範囲

におさまることが重要である。この許容範囲は、使用する部材、電子放出素子の特性のみならず、素子駆動条件、画像表示周波数、画像形成装置の構成部材の配置によって決定され、式(15)で示される関係を満たさなければならぬことがわかった。

【0052】実際、われわれは検討の結果、青板ガラス、セラミックス等の絶縁性部材の表面に粒塊性あるいは非晶質の高抵抗薄膜を形成してスペーサを構成することによって、上記の関係を満たすことができた。また、この場合、前述のように帶電の時定数 τ_e よりも帶電緩和の時定数 τ_d のほうが大きい。

【0053】なお、上記高抵抗薄膜は、除電の効果、消費電力、抵抗の温度変化による熱暴走を回避することなどを考慮し、所望の抵抗値に設定されるが、安定して再現性よく作成するために、比較的抵抗の大きな材料、例えば酸化物、半導体等が材料として用いられる。

【0054】ここで、前述の式(4)、(5)等のスペーサ上の電位変化の測定方法について、図28及び図29を用いて説明する。図28において、4501は基板、4502は電子放出素子で、10V程度のパルス電圧を印加することにより、電子を放出させる。4503はスペーサ基板、4504は高抵抗薄膜、4505は測定点の電位を測定するためのプローブ電極、4506は加速電極であり、該加速電極にはkVオーダーの加速電圧Vaが印加されている。4508は真空チャンバーである。4507は表面電位計であり、これはプローブ電極4505と十分に高いインピーダンスで結合されており、高抵抗薄膜4504中を流れる電流を乱すことなく測定点の電位を測定できる。

【0055】図29に示すように、電子放出素子4502はX-Y方向(X方向は紙面に垂直な方向)に複数配列されており、スペーサ基板4503はX方向と平行になるように配列されている。電子放出素子の走査ラインはX方向と平行である。

【0056】電子放出素子はL1=10d(dはスペーサ高)までのラインを同時に点灯させた。実際の表示パネルでは、走査ラインをY方向に順次走査するがここではより条件の厳しい同時点灯を行った。スペーサ、電子放出素子等の幾何学的な配置、及び加速電圧、素子印加電圧等の評価条件は実際の表示パネルと同じにした。

【0057】ただし、評価条件のうちパルス幅、フレーム周波数は測定系のS/N比、帯域を考慮し、より正確に時定数等を測定するために実際の駆動条件よりもパルス幅を長く、周波数を低くした。駆動パルスのパルス幅を長くしたのは、本発明で重要な除電の時定数は帶電量には依存しないので駆動パルスのパルス幅を長くしても同じ値となるはずなので測定精度の面からは駆動パルスのパルス幅を長くした方が好ましいこと(パルス幅が短いと電位変動が小さく測定精度が低下する。)、周波数を実際のフレーム周波数よりも低くしたのは、1フレー

ム画像表示する時間によらず除電の時定数 τ_e を正確に知るために電位が十分低下するまで測定を行う必要があるからである。

【0058】なお、評価条件の設定にあたって、予備実験として本発明者らは駆動パルスのパルス幅 Δt と帶電緩和の時定数(除電の時定数) τ_d との関係について調べるべく、駆動パルスのパルス幅 Δt を5msec以下の範囲で変動させ、帶電緩和の時定数 τ_d への影響を調べたが、帶電緩和の時定数 τ_d はほぼ一定であった(ただ

10 し、500μsecより小さい範囲ではS/N比が充分にとれずバラツキを生じた)。そこで、評価条件として Δt を1msecに設定した。

【0059】

【発明の実施の形態】次に本発明の好ましい実施態様を示す。

(表示パネルの構成と製造法) まず、本発明の画像表示装置の表示パネルの構成と製造法について、具体的な例を示して説明する。

【0060】図2は表示パネルの斜視図であり、内部構造を示すためにパネルの一部を切り欠いて示している。図1は、図2に示した表示パネルの要部断面図(A-A'断面の一部)である。

【0061】図中、15はリアプレート、16は側壁、17はフェースプレートであり、リアプレート15、側壁16およびフェースプレート17により、表示パネルの内部を真空に維持するための外囲器(気密容器)を形成している。リアプレート15には基板11が固定されているが、この基板11上には冷陰極素子が、N×M個形成されている(N、Mは2以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。例えば、高品位テレビジョンの表示を目的とした表示装置においては、N=3000、M=1000以上の数を設定することが望ましい。)。

【0062】また、前記N×M個の冷陰極素子12は、図3に示すとおり、M本の行方向配線13とN本の列方向配線14により単純マトリクス配線されている。これら基板11、冷陰極素子12、行方向配線13および列方向配線14によって構成される部分をマルチ電子ビーム源と呼ぶ。また、行方向配線13と列方向配線14の少なくとも交差する部分には、両配線間に絶縁層(不図示)が形成されており、電気的な絶縁が保たれている。また、上述の説明においては、気密容器のリアプレート15にマルチ電子ビーム源の基板11を固定する構成としたが、マルチ電子ビーム源の基板11が十分な強度を有するものである場合には、気密容器のリアプレートとしてマルチ電子ビーム源の基板11自体を用いてよい。ここで、基板11としては、石英ガラス、Na等の不純物含有量を減少したガラス、青板ガラス、青板ガラスにスペッタ法等により形成したSiO₂を積層したガラス基板等の

40 ガラス部材及びアルミナ等のセラミックス部材等が挙げ

られる。また、基板11の大きさ及び厚みは、基板11に設置される電子放出素子の個数及び個々の電子放出素子の設計上の形状や、基板11自体が気密容器の一部（リアプレート）を構成する場合には、耐大気圧性の条件等に依存して適宜設定される。また、気密容器を構成するリアプレート15、フェースプレート17、側壁16は、気密容器に加わる大気圧に耐えて真空雰囲気を維持でき、かつ、前記マルチ電子ビーム源と後述するメタルバックとの間に印加される高電圧に耐えるだけの絶縁性を有するものを用いることが好ましい。その材料としては、例えば石英ガラス、Na等の不純物含有量を減少したガラス、青板ガラス、アルミナ等のセラミック部材等が挙げられる。ただし、少なくともフェースプレート17については可視光に対して一定以上の透過率を有するものを用いる必要がある。また、各々の部材の熱膨張率が互いに近いものを組み合わせることが好ましい。また、行方向配線13及び列方向配線14は、それぞれ基板11上に真空蒸着法、印刷法、スパッタ法等により所望のパターンに形成された導電性金属等からなり、多数の冷陰極素子12にできるだけ均等な電圧が供給されるよう材料、膜厚、配線幅が設定される。前述の、行方向配線13と列方向配線14との交差部に配置される絶縁層は、真空蒸着法、印刷法、スパッタ法等で形成されたSiO₂等であり、例えば、列方向配線14を形成した基板11の全面あるいは一部に所望の形状で形成され、特に、行方向配線13と列方向配線14の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。行方向配線13と列方向配線14は、Ni、Cr、Au、Mo、W、Pt、Ti、Al、Cu、Pd等の金属、あるいは合金、及びPd、Ag、Au、RuO₂、Pd-Ag等の金属や金属酸化物とガラス等から構成される印刷導体、あるいはIn₂O₃-SnO₂等の透明導体及びポリシリコン等の半導体材料等より適宜選択される。また、図1及び図2に示されるとおり、フェースプレート17の下面には、蛍光膜18が形成されている。なお、ここで説明される態様はカラー表示装置であるため、蛍光膜18の部分にはCRTの分野で用いられる赤（R）、緑（G）、青（B）の3原色の蛍光体が塗り分けられている。例えば、図4（a）に示すように、上記各色の蛍光体21aがストライプ状に塗り分けられ、各色蛍光体21aのストライプ間には黒色の導電体21bが設けてある。黒色の導電体21bを設ける目的は、電子ビームの照射位置に多少のずれがあっても表示色にずれが生じないようにすることや、外光の反射を防止して表示コントラストの低下を防ぐこと、電子ビームによる蛍光膜のチャージアップを防止することなどである。黒色の導電体21bには、黒鉛が主成分として用いられるが、上記の目的に適するものであればこれ以外の材料を用いてもよい。また、3原色の蛍光体21aの塗り分け方は図4（a）に示したストライプ状の配列に限られるものではなく、例えば図4（b）に示すようなデル

タ状配列やそれ以外の配列であってもよい。なお、モノクロームの表示パネルを作製する場合には、単色の蛍光体材料を蛍光膜18に用いればよい。蛍光膜18のリアプレート15側の面には、CRTの分野では公知のメタルバック19が設けられる。メタルバック19を設ける目的は、蛍光膜18が発する光の一部を鏡面反射して光利用効率を向上させることや、負イオンの衝突から蛍光膜18を保護することや、電子ビーム加速電圧を印加するための電極として作用させることや、蛍光膜18を励起した電子の導電路として作用させることなどである。メタルバック19は、蛍光膜18をフェースプレート17上に形成した後、蛍光膜18の表面を平滑化処理し、その上にAlを真空蒸着する等の方法により形成される。なお、蛍光膜18に低電圧用の蛍光体材料を用いた場合には、メタルバック19は用いられない。また、上述の態様においては用いられていないが、加速電極の印加用や蛍光膜18の導電性向上を目的として、フェースプレート17と蛍光膜18との間に、例えばITOを材料とする透明電極を設けてもよい。

【0063】Dx1～DxmおよびDy1～DynおよびHvは、当該表示パネルと不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Dx1～Dxmはマルチ電子ビーム源の行方向配線13と、Dy1～Dynはマルチ電子ビーム源の列方向配線14と、Hvはメタルバック19と各々電気的に接続している。また、上記外囲器（気密容器）の内部は 1.3×10^{-4} [Pa]程度の真空に保持されるので、大気圧や不意の衝撃などによる外囲器の破壊を防止する目的で、耐大気圧構造体として、外囲器の内部にはスペーサ20が設けられている。このスペー

サ20は絶縁性部材20aの表面に高抵抗薄膜20bを成膜した部材からなるもので、上記目的を達成するのに必要な数だけ、かつ必要な間隔をおいて配置され、外囲器の内面および基板11の表面にフリットガラス等で封着される。また、高抵抗薄膜20bはフェースプレート17の内側（メタルバック19等）及び基板11の表面（行方向配線13または列方向配線14）に電気的に接続される。ここで説明される態様においては、スペーサ20の形状は薄板状とし、また、行方向配線13に平行に配置され、行方向配線13に電気的に接続されてい

る。

【0064】スペーサ20としては、基板11上の行方向配線13および列方向配線14とフェースプレート17内面のメタルバック19との間に印加される高電圧に耐えるだけの絶縁性を有していなければならない。スペーサ20の絶縁性部材20aとしては、例えば石英ガラス、Na等の不純物含有量を減少したガラス、青板ガラス、アルミナ等のセラミック部材等が挙げられる。なお、絶縁性部材20aはその熱膨張率が外囲器（気密容器）および基板11を成す部材と近いものが好ましい。また、高抵抗薄膜20bとしては、前に本発明の原理で

述べた多粒塊性の膜、あるいは非晶質の膜であればよく、帶電緩和効果の維持、およびリーク電流による消費電力の抑制を考慮して、その表面抵抗値が、 10^5 から 10^{12} [Ω/□]の範囲であることが好ましく、また、粒塊性の膜の場合、膜厚、粒径ともに、 10 [nm]から 1 [μ m]程度であることが望ましい。また、非晶質の膜の場合も、膜厚は 10 [nm]から 1 [μ m]程度であることが望ましい。高抵抗薄膜20bの材料としては、前述の各種材料が用いられる。

【0065】高抵抗薄膜20bの成膜方法としては、真空蒸着法、スパッタ法、化学的気相堆積法等の真空成膜法によるもの等を挙げることができ、対象となる材料および生産性に応じて適宜選択される。また、高抵抗薄膜20bは、絶縁性部材20aの表面のうち、少なくとも外囲器（気密容器）内の真空中に、露出している面に成膜される。また、高抵抗薄膜20bは、例えば、フェースプレート17側では、前述した黒色の導電体21bあるいはメタルバック19に、また、リアプレート15側では行方向配線13、または列方向配線14に電気的に接続される。

【0066】スペーサの形状は、上述したような板状のものに限定されず、他の形状、例えば行方向配線13および列方向配線14の両方にスペーサを配置するように断面形状が「+」型のものを用いてもよいし、画素配置によっては、電子ビームを乱さない限り、例えば、円柱型、円筒型であってもよい。

【0067】前述の気密容器（外囲器）を組み立てるにあたっては、リアプレート15、側壁16およびフェースプレート17の接合部に十分な強度と気密性を保持させつつ、これら各部材を封着する必要があるが、この封着は、例えば、フリットガラスを上記各部材の接合部に塗布し、大気中あるいは窒素雰囲気中で、摄氏400から500度で10分以上焼成することにより行われる。また、気密容器内部を真空中に排氣するには、気密容器を組み立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を 1.3×10^{-6} [Pa]程度の真空中度まで排氣する。その後、排気管を封止するが、気密容器内の真空中度を維持するために、封止の直前あるいは封止後に気密容器内の所定の位置にゲッター膜（不図示）を形成する。ゲッター膜とは、例えばBaを主成分とするゲッター材料をヒーターもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により気密容器内は 1.3×10^{-3} [Pa]ないしは 1.3×10^{-5} [Pa]の真空中度に維持される。

【0068】以上説明した表示パネルを用いた画像表示装置は、容器外端子Dx1ないしDxm、Dy1ないしDynを通じて各冷陰極素子12に電圧を印加すると、各冷陰極素子12から電子が放出される。それと同時にメタルバック19（あるいは不図示の透明電極）に高圧端子Hvを通じて数[kV]以上の高圧を印加して上記放出された電子を加

速し、フェースプレート17の内面に衝突させる。これにより、蛍光膜18の蛍光体21aが励起されて発光し、画像が表示される。この様子を図5および図6に示す。図5および図6は、それぞれ図2に示した表示パネル内における電子および後述の散乱粒子の発生状況を説明するための図であり、図5はY方向から見た図、図6はX方向から見た図である。すなわち図5に示すように、基板11上の冷陰極素子12に電圧Vfを印加することにより冷陰極素子12の電子放出部から放出された電子は、フェースプレート17上のメタルバック19上に印加された加速電圧Vaにより加速され、フェースプレート17の内面の蛍光膜18に衝突し、蛍光膜18が発光する。ここで特に、以下で詳述する表面伝導型電子放出素子のように、高電位側電極および低電位側電極の一対の電極が、基板面に対して平行に並設され、該一対の電極間に電子放出部を有するような冷陰極素子においては、図5に示すとおり、基板11の面に対する電子放出部5からの法線に対して、高電位側の素子電極3のほうにずれて 30° で示した放物線軌跡をとって飛翔する。

このため、蛍光膜18の発光部中心は基板11の面に対する電子放出部5からの法線上からずれることになる。このような放射特性は、基板11に平行な面内での電位分布が、電子放出部5に対して非対称になることによるものと考えられる。冷陰極素子12から放出された電子がフェースプレート17の内面に達して蛍光膜18の発光現象が起る以外に、蛍光膜18への電子衝突及び確率は低いが真空中の残留ガスへの電子衝突により、ある確率で散乱粒子、（イオン、2次電子、中性粒子等）が発生し、例えば図6中の $31t$ で示すような軌跡で外囲器（気密容器）内を飛翔すると考えられる。また、電子線が直接、高抵抗薄膜20bに照射される場合には、高抵抗薄膜20b表面からの2次電子放出もある。図2に示した画像表示装置の表示パネルにおいて、上記高抵抗薄膜20bを形成しないスペーサを用いた比較実験においては、本発明者らは、スペーサ20の近傍に位置する蛍光膜18上の発光位置（電子の衝突位置）の発光形状が設計値からずれる場合が生ずることを見いだした。特に、カラー画像用の画像形成部材を用いた場合は、発光位置ずれと併せて、輝度低下や色ずれの発生も見られる

場合があった。この現象の主な原因として、前述のように、スペーサ20の絶縁性部材20aの表面に上記散乱粒子の一部が衝突したり、直接電子線があたることによる2次電子放出によって、上記露出部が帶電することにより、上記露出部の近傍では電場が変化して電子軌道のずれが生じ、蛍光体の発光位置や発光形状の変化が引き起こされたものと考えられる。

【0069】一方、図1に示したような、表面に高抵抗薄膜20bを形成したスペーサ20を配置した本発明の画像形成装置においては、後の実施例で詳述するが、適当な装置構成、あるいは、適当な画像表示周波数を設定

することによって、スペーサ20の近傍に位置する蛍光膜18上の発光位置（電子の衝突位置）や発光形状は設計値どおりであることが確認された。すなわち、前に説明したとおり、スペーサ20の表面が帶電しても、式（8）、および式（15）で規定される範囲内であれば、電子ビームの軌道は乱されない。

【0070】なお、通常、冷陰極素子12の一対の素子電極2、3間の印加電圧Vfは12～16[V]程度、メタルバック19と冷陰極素子12との距離dは2[mm]から8[mm]程度、メタルバック19と冷陰極素子12間の電圧Vaは1[kV]～10[kV]程度である。

【0071】さらに以下で、本発明に係る表示パネル内に配置されるスペーサに関する、より好ましい態様について図7に示す態様を例に挙げて説明する。図7（a）において、20aはスペーサ基材となる絶縁性部材であり、20cは前述のメタルバック18等の電子加速用電極および各配線13、14との当接面に形成された導電性膜、20bは当接面以外のスペーサ表面に形成された高抵抗薄膜である。前記構成をもつスペーサ20において、前記当接面に形成された導電性膜20cは、当接面以外のスペーサ表面に形成された高抵抗薄膜20bと電気的に接続されている。一方、図7（b）において、20aはスペーサ基材となる絶縁性部材であり、20cは上記電子加速用電極および上記配線との当接面、および当接面以外の表面の一部で当接面との陵を含む領域に形成された高抵抗薄膜である。

【0072】前記構成をもつスペーサ20において、当接面および当接面以外の表面の一部で当接面との陵を含む領域に形成された導電性膜20cは、当接面以外のスペーサ表面に形成された高抵抗薄膜20bと電気的に接続されている。さらに、図7（c）において、20aはスペーサ基材となる絶縁性部材であり、20bは絶縁性部材20aの全表面に形成された高抵抗薄膜、20cは上記電子加速用電極および上記配線との当接面に形成された導電性膜である。導電性膜20cは、前記高抵抗薄膜20bと電気的に接続されている。前記の当接面以外のスペーサ表面に形成された高抵抗薄膜20bとしては、帶電防止効果の維持およびリーク電流による消費電力抑制を考慮して、その表面抵抗値（シート抵抗値）、材料、並びに成膜方法等は、前述の図1、図5および図6で説明した高抵抗薄膜20bと同様である。

【0073】以上の図7（a）～（c）に示されたスペーサ20は、高抵抗薄膜20bが、導電性膜20cと電気的に接続されているので、導電性膜20cの少なくとも一部と給電部（例えば、配線、加速電極等）が接続されれば、安定して高抵抗薄膜20bと給電部の電気的接続がとれる。

【0074】図8は、以上述べた各種スペーサ20に、導電性部材を含む当接部材40を付設した場合の、本発明に係る表示パネルの断面図を示している。図8において

て、20は上述の各種スペーサ、40は前記導電性部材を含む当接部材、11は、例えば行方向配線13等が配設された基板（青板ガラス）、17はフェースプレート、18は蛍光膜、19はメタルバック、16は側壁、32はフリットガラスである。なお、以下で詳述するところ、本発明に係るスペーサに付設される当接部材40は、上述の各種スペーサと、前記電子加速用電極（メタルバック等）および配線（行方向配線または列方向配線）との、電気的接続および機械的固定という両機能を兼ね備えるものである。図8において、基板11の行方向配線13およびフェースプレート側の電子加速用電極（メタルバック19）とスペーサ20との接続は電気的、機械的に接続されていることが必要で、例えば、導電性微粒子を混合した導電性フリットガラスを用いる方法などがある。

【0075】次に、以上述べた表示パネルのマルチ電子ビーム源に用いられる冷陰極素子について説明する。本発明に用いるマルチ電子ビーム源は、冷陰極素子を単純マトリクス配線した電子源であれば、冷陰極素子の材料や形状あるいは製法に限定はない。したがって、例えば表面伝導型電子放出素子やFE型、あるいはMIM型などの冷陰極素子を用いることができる。ただし、表示画面が大きくてしかも安価な表示装置が求められる状況の下ではこれらの冷陰極素子のなかでも、表面伝導型電子放出素子が特に好ましい。すなわち、前述したとおり、FE型ではエミッタコーンとゲート電極の相対位置や形状が電子放出特性を大きく左右するため、極めて高精度の製造技術を必要とするが、これは大面積化や製造コストの低減を達成するには不利な要因となる。また、MIM型で

30 は、絶縁層と上電極の膜厚を薄くしてしかも均一にする必要があるが、これも大面積化や製造コストの低減を達成するには不利な要因となる。その点、表面伝導型電子放出素子は、比較的製造方法が単純なため、大面積化や製造コストの低減が容易である。また、発明者らは、表面伝導型電子放出素子の中でも、以下に詳述するような、電極間の電子放出部を含む導電性膜が微粒子膜から形成されているものがとりわけ電子放出特性に優れ、しかも製造が容易に行えることを見いだしている。したがって、高輝度で大画面の画像表示装置のマルチ電子ビーム源に用いるには、最も好適であるといえる。そこで、以下に、この好適に用いられる表面伝導型電子放出素子について基本的な構成と製法および特性を説明する。

（表面伝導型電子放出素子の好適な素子構成と製法）電極間に、微粒子膜からなり、かつ、電子放出部を有する導電性膜を備える表面伝導型電子放出素子の代表的な構成には、平面型と垂直型の2種類があげられる。

（平面型の表面伝導型電子放出素子）まず最初に、平面型の表面伝導型電子放出素子の素子構成と製法について説明する。図9に示すのは、平面型の表面伝導型電子放出素子の構成を説明するための平面図（a）および断面

図 (b) である。図中、1は基板、2と3は素子電極、4は導電性膜、5は通電処理などのフォーミング処理により形成した電子放出部である。基板1としては、例えば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミックス基板、あるいは上述の各種基板上に例えばSiO₂を材料とする絶縁層を積層した基板などを用いることができる。また、基板1上に基板面と平行に対向して設けられた素子電極2、3は、導電性を有する材料によって形成されている。例えば、Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd, Ag等をはじめとする金属、あるいはこれらの金属の合金、あるいはIn₂O₃—SnO₂をはじめとする金属酸化物、ポリシリコン等の半導体、などの中から適宜材料を選択して用いればよい。電極を形成するには、例えば真空蒸着等の成膜技術とフォトリソグラフィー、エッチング等のパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法（例えば印刷技術）を用いて形成しても差し支えない。素子電極2、3の形状は、当該電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隔Lは通常は数十[nm]から数百[μm]の範囲から適当な数値を選んで設計されるが、なかでも好ましいのは数[μm]から数十[μm]の範囲である。

【0076】また、素子電極厚さd'については、通常は数十[nm]から数[μm]の範囲から適当な数値が選ばれる。また、導電性膜4の部分には、微粒子膜を用いる。ここで述べた微粒子膜とは構成要件として多数の微粒子を合んだ膜（島状の集合体も含む）のことをさす。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観測される。微粒子膜に用いた微粒子の粒径は、0.1nmの数倍から数百[nm]の範囲に含まれるものであるが、なかでも好ましいのは1[nm]から20[nm]の範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。すなわち、素子電極2、3と電気的に良好に接続するのに必要な条件、後述する通電フォーミング処理を良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。具体的には、0.1nmの数倍から数百[nm]の範囲の中で設定するが、なかでも好ましいのは1[nm]から50[nm]の間である。また、微粒子膜を形成するのに用いられる材料としては、例えば、Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, Pb等をはじめとする金属や、PdO, SnO₂, In₂O₃, PbO, Sb₂O₃等をはじめとする酸化物や、HfB₂, ZrB₂, LaB₆, CeB₆, YB₆, GdB₆等をはじめとするホウ化物や、TiC, ZrC, HfC, TaC, SiC, WC等をはじめとする炭化物や、TiN, ZrN, HfN等をはじめとする窒化物や、Si, Ge等をはじめとする半導体や、カーボン等があげられ、これらの中から適宜選択される。以上述べたように、導電性膜4を微粒子膜

で形成したが、そのシート抵抗値については、10³から10⁴ [Ω/□] の範囲に含まれるよう設定した。なお導電性膜4と素子電極2、3とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。その重なり方は、図5の例においては、下から、基板1、素子電極2、3、導電性膜4の順序で積層したが、場合によっては下から基板、導電性膜、素子電極の順序で積層してもさしつかえない。また、電子放出部5は、導電性膜4の一部に形成された亀裂などの間隙であり、電気的には周囲の導電性膜よりも高抵抗な性質を有している。この亀裂などの間隙は、導電性膜4に対して、後述する通電フォーミングの処理を行うことにより形成する。亀裂内には、0.1nmの数倍から数十[nm]の粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図9においては模式的に示した。また、図10 (a) (平面図) および (b) (断面図) に示すとおり、電子放出部5およびその近傍に炭素もしくは炭素化合物よりなる薄膜6を有する場合もある。この薄膜6は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成される。前記薄膜6は、単結晶グラファイト、多結晶グラファイト、非晶質カーボンのいずれかか、もしくはその混合物であり、膜厚は50[nm]以下とするが、30[nm]以下とするのがさらに好ましい。なお、実際の薄膜6の位置や形状を精密に図示するのは困難なため、図10においては模式的に示した。

【0077】次に、好適な平面型の表面伝導型電子放出素子の製造方法について説明する。図11 (a) ~ (d) 30 は、表面伝導型電子放出素子の製造工程を説明するための断面図で、各部材の表記は前記図9および図10と同一である。

1) まず、図11 (a) に示すように、基板1上に素子電極2、3を形成する。あらかじめ基板1を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる。

【0078】堆積する方法としては、例えば、蒸着法やスパッタ法などの真空成膜技術を用いればよい。その後、堆積した電極材料を、フォトリソグラフィー、エッチング技術を用いてパターニングし、図11 (a) に示した一対の素子電極2、3を形成する。

2) 次に、図11 (b) に示すように、導電性膜4を形成する。まず前記図11 (a) の基板上に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー、エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性膜に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である（後述する実施例においては、主要元素としてPdを用いた）。また、実施例では塗布方法として、ディッピング法を用いたが、それ以外のたとえば

スピナー法やスプレー法を用いてもよい。また、微粒子膜で作られる導電性膜の成膜方法としては、上記有機金属溶液の塗布による方法以外の、たとえば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。

3) 次に、図11(c)に示すように、フォーミング用電源22から素子電極2、3の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部5を形成する。通電フォーミング処理とは、微粒子膜で作られた導電性膜4に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性膜のうち電子放出を行うのに好適な構造に変化した部分(すなわち電子放出部5)においては、薄膜に適当な亀裂が形成されている。なお、電子放出部5が形成される前と比較すると、形成された後は素子電極2、3の間で計測される電気抵抗は大幅に増加する。通電方法をより詳しく説明するために、図12に、フォーミング用電源22から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性膜をフォーミングする場合には、パルス状の電圧が好ましく、後述の実施例にて用いられた表面伝導型電子放出素子の製法においては図12に示したようにパルス幅T1の三角波パルスをパルス間隔T2で連続的に印加した。その際には、三角波パルスの波高値Vpfを、順次昇圧した。また、電子放出部5の形成状況をモニターするためのモニターパルスPmを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計23で計測した。後述の実施例にて用いられた表面伝導型電子放出素子の製法においては、たとえば 1.3×10^{-3} [Pa]程度の真空雰囲気下において、たとえばパルス幅T1を1[ミリ秒]、パルス間隔T2を10[ミリ秒]とし、波高値Vpfを1パルスごとに0.1[V]ずつ昇圧した。そして、三角波を5パルス印加するたびに1回の割り合いで、モニターパルスPmを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニターパルスの電圧Vpmは0.1[V]に設定した。そして、素子電極2、3の間の電気抵抗が 1×10^6 [Ω]になった段階、すなわちモニターパルス印加時に電流計23で計測される電流が 1×10^{-7} [A]以下になった段階で、フォーミング処理にかかる通電を終了した。なお、上記の方法は、表面伝導型電子放出素子に関する好ましい方法であり、たとえば微粒子膜の材料や膜厚、あるいは素子電極間隔Lなど表面伝導型電子放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。

4) 次に、図10で前述したとおり、活性化処理を行い薄膜6(図10)を形成する場合がある。この活性化処理は、図11(d)に示すように、活性化用電源24から素子電極2、3の間に適宜の電圧を印加し、通電活性化処理を行って電子放出特性の改善を行う。通電活性化処理とは、前記通電フォーミング処理により形成された電子

放出部5に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである。

図においては、炭素もしくは炭素化合物よりなる堆積物を部材6として模式的に示した。なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には100倍以上に増加させることができる。具体的には、 1.3×10^{-3} [Pa]ないし 1.3×10^{-3} [Pa]の範囲内の真空雰囲気で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有

10 機化合物を起源とする炭素もしくは炭素化合物を堆積させる。堆積物6は、単結晶グラファイト、多結晶グラファイト、非晶質カーボンのいずれかか、もしくはその混合物であり、膜厚は50[nm]以下、より好ましくは30[nm]以下である。前記活性化処理に際しての通電方法をより詳しく説明するために、図13(a)に、活性化用電源24から印加する適宜の電圧波形の一例を示す。後述する実施例で用いられた表面伝導型電子放出素子の製法においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には、矩形波の電圧Vacは1

20 4[V]、パルス幅T3は1[ミリ秒]、パルス間隔T4は10[ミリ秒]とした。なお、上述の通電条件は、本態様の表面伝導型電子放出素子に関する好ましい条件であり、表面伝導型電子放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。図11

(d)において、表面伝導型電子放出素子から放出される放出電流Ieを補足するためのアノード電極25には、直列高圧電源26および電流計27が接続されている。なお、基板1を、表示パネルの中に組み込んでから活性化処理を行う場合には、表示パネルの蛍光面をアノード電極25として用いている。活性化用電源24から、電圧を印加する際、電流計27で放出電流Ieを計測して通電活性化処理の進行状況をモニターし、活性化用電源24の動作を制御する。

【0079】電流計27で計測された放出電流Ieの一例を図13(b)に示すが、活性化用電源24からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ieは増加するが、やがて飽和してほとんど増加しなくなる。このように、放出電流Ieがほぼ飽和した時点で活性化用電源24からの電圧印加を停止し、通電活性化処理を終了する。なお、上述の通電条件は、後述の実施例の表面伝導型電子放出素子に関する好ましい条件であり、表面伝導型電子放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。

【0080】以上のようにして、図11(e)に示される平面型の表面伝導型電子放出素子が製造される。

(垂直型の表面伝導型電子放出素子)次に、前述の垂直型の表面伝導型電子放出素子の構成について説明する。図14および図15は、垂直型の基本構成を説明するための模式的な断面図であり、図14および図15中の、

50 1は基板、2と3は素子電極、28は段差形成部材、4は微

粒子膜を用いた導電性膜5は通電フォーミング処理により形成した電子放出部、また、図15中の6は通電活性化処理により形成した薄膜である。垂直型が先に説明した平面型と異なる点は、一方の素子電極3が段差形成部材28上に設けられており、導電性膜4が段差形成部材28の側面を被覆している点にある。したがって、前記図9および図10の平面型における素子電極間隔Lは、垂直型においては段差形成部材28の段差高さLsとして設定される。なお、基板1、素子電極2、3、微粒子膜を用いた導電性膜4については、前記平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材28には、例えばSiO₂のような電気的に絶縁性の材料を用いる。

【0081】次に、垂直型の表面伝導型電子放出素子の製法について説明する。図16(a)～(f)は、製造工程を説明するための断面図で、各部材の表記は前記図4および図15と同一である。

- 1) まず、図16(a)に示すように、基板1上に素子電極2を形成する。
- 2) 次に、図16(b)に示すように、段差形成部材を形成するための絶縁層28を積層する。
- 3) 次に、図16(c)に示すように、絶縁層28の上に素子電極3を形成する。
- 4) 次に、図16(d)に示すように、絶縁層28の一部を、例えばエッチング法を用いて除去し、素子電極2を露出させる。
- 5) 次に、図16(e)に示すように、微粒子膜を用いた導電性膜4を形成する。この導電性膜4を形成するには、前記平面型の場合と同じく、例えば塗布法などの成膜技術を用いればよい。
- 6) 次に、前記平面型の場合と同じく、通電フォーミング処理を行い、電子放出部5を形成する。なお、上記通電フォーミング処理は、図11(c)を用いて説明した平面型の通電フォーミング処理と同様の処理を行えばよい。
- 7) 次に、前記平面型の場合と同じく、通電活性化処理を行い、電子放出部近傍に炭素もしくは炭素化合物を堆積させる場合もある。この場合、図11(d)を用いて説明した平面型の通電活性化処理と同様の処理を行えばよい。

【0082】以上のようにして、図16(f)に示す垂直型の表面伝導型電子放出素子が製造される。

(表示装置に用いた表面伝導型電子放出素子の特性)以上、平面型と垂直型の表面伝導型電子放出素子について素子構成と製法を説明したが、次に表示装置に用いた素子の特性について述べる。

【0083】図17に、表示装置に用いた素子の、(放出電流Ie)対(素子印加電圧Vf)特性、および(素子電流If)対(素子印加電圧Vf)特性の典型的な例を示す。

【0084】なお、放出電流Ieは素子電流Ifに比べて著

しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、2本のグラフは各々任意単位で図示した。

【0085】表示装置に用いた素子は、放出電流Ieに関して以下に述べる3つの特性を有している。

【0086】第一に、ある電圧(これを閾値電圧Vthと呼ぶ)以上の大きさの電圧を素子に印加すると急激に放出電流Ieが増加するが、一方、閾値電圧Vth未満の電圧では放出電流Ieがほとんど検出されない。すなわち、放出電流Ieに関して明確なしきい値電圧Vthを持った非線形素子である。第二に、放出電流Ieは素子電圧Vfに依存して変化するため、素子電圧Vfで放出電流Ieの大きさを制御できる。第三に、素子印加電圧Vfに対して放出電流Ieの応答速度が速いため、素子印加電圧Vfを印加する時間の長さによって、素子から放出される電子の電荷量を制御できる。

【0087】以上のような特性を有するため、表面伝導型電子放出素子を表示装置に好適に用いることができる。

【0088】例えば多数の素子を表示画面の画素に対応して設けた表示装置において、第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Vth以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Vth未満の電圧を印加する。駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。また、第二の特性かまたは第三の特性を利用することにより、発光輝度を制御することができるため、階調表示を行うことが可能である。

【0089】図18は、NTSC方式のテレビ信号に基づいてテレビジョン表示を行う為の駆動回路の概略構成をブロック図で示したものである。同図中、表示パネル1701は前述した表示パネルに相当するもので、前述した様に製造され、動作する。また、走査回路1702は表示ラインを走査し、制御回路1703は走査回路へ入力する信号等を生成する。シフトレジスタ1704は1ラ

イン毎のデータをシフトし、ラインメモリ1705は、シフトレジスタ1704からの1ライン分のデータを変調信号発生器1707に入力する。同期信号分離回路1706はNTSC信号から同期信号を分離する。

【0090】以下、図18の装置各部の機能を詳しく説明する。まず表示パネル1701は、端子Dx1ないしDxmおよび端子Dy1ないしDyn、および高圧端子Hvを介して外部の電気回路と接続されている。このうち、端子Dx1ないしDxmには、表示パネル1701内に設けられているマルチ電子ビーム源、すなわちm行n列の行列状にマトリ

クス配線された冷陰極素子を1行(n素子)ずつ順次駆

動してゆく為の走査信号が印加される。一方、端子Dy1ないしDynには、前記走査信号により選択された1行分のn個の各素子の出力電子ビームを制御する為の変調信号が印加される。また、高圧端子Hvには、直流電圧源V_aより、たとえば5[kV]の直流電圧が供給されるが、これはマルチ電子ビーム源より出力される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。次に、走査回路1702について説明する。同回路は、内部にm個のスイッチング素子（図中、S1ないしSmで模式的に示されている）を備えるもので、各スイッチング素子は、直流電圧源V_xの出力電圧もしくは0[V]（グランドレベル）のいずれか一方を選択し、表示パネル1701の端子Dx1ないしDxmと電気的に接続するものである。S1ないしSmの各スイッチング素子は、制御回路1703が outputする制御信号TSCANに基づいて動作するものだが、実際にはたとえばFETのようなスイッチング素子を組合わせる事により容易に構成することが可能である。なお、前記直流電圧源V_xは、図17に例示した電子放出素子の特性に基づき走査されていない素子に印加される駆動電圧が電子放出しきい値電圧V_{th}電圧以下となるよう、一定電圧を出力するよう設定されている。また、制御回路1703は、外部より入力する画像信号に基づいて適切な表示が行なわれるよう各部の動作を整合させる働きをもつものである。次に説明する同期信号分離回路1706より送られる同期信号TSYNCに基づいて、各部に対してTSCANおよびTSFTおよびTMRYの各制御信号を発生する。同期信号分離回路1706は、外部から入力されるNTSC方式のテレビ信号から、同期信号成分と輝度信号成分とを分離する為の回路で、良く知られているように周波数分離（フィルタ）回路を用いれば容易に構成できるものである。同期信号分離回路1706により分離された同期信号は、良く知られるように垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上、TSYNC信号として図示した。一方、前記テレビ信号から分離された画像の輝度信号成分を便宜上DATA信号と表すが、同信号はシフトレジスタ1704に入力される。シフトレジスタ1704は、時系列的にシリアルに入力される前記DATA信号を、画像の1ライン毎にシリアル／パラレル変換するためのもので、前記制御回路1703より送られる制御信号TSFTに基づいて動作する。すなわち、制御信号TSFTは、シフトレジスタ1704のシフトクロックであると言え換えることもできる。シリアル／パラレル変換された画像1ライン分（電子放出素子n素子分の駆動データに相当する）のデータは、ID1ないしIDNのn個の並列信号として前記シフトレジスタ1704より出力される。ラインメモリ1705は、画像1ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路1703より送られる制御信号TMRYにしたがって適宜ID1ないしIDNの内容を記憶する。記憶された内容は、ID1ないしIDN

DNとして出力され、変調信号発生器1707に入力される。変調信号発生器1707は、前記画像データID1ないしIDNの各々に応じて、電子放出素子15の各々を適切に駆動変調する為の信号源で、その出力信号は、端子Dy1ないしDynを通じて表示パネル1701内の冷陰極素子に印加される。

【0091】図17を用いて説明したように、本発明に関わる表面伝導型電子放出素子は放出電流Ieに対して以下の基本特性を有している。すなわち、図17のIeのグラフから明らかのように、電子放出には明確な閾値電圧V_{th}（後述する実施例の表面伝導型電子放出素子では8[V]）があり、閾値V_{th}以上の電圧を印加された時の電子放出が生じる。また、電子放出しきい値V_{th}以上の電圧に対しては、グラフのように電圧の変化に応じて放出電流Ieも変化してゆく。尚、表面伝導型電子放出素子の材料や構成、製造方法を変える事により、電子放出閾値電圧V_{th}の値や、印加電圧に対する放出電流の変化の度合いが変わる場合もある。

【0092】以上、図18に示された各部の機能について述べたが、全体動作の説明に移る前に図19～図21を用いて前記表示パネル1701の動作について、冷陰極素子として、後述する実施例において用いられる上記V_{th}が8[V]の表面伝導型電子放出素子を例に挙げて、より詳しく説明しておく。

【0093】図示の便宜上、表示パネルの画素数を6×6（すなわちm=n=6）として説明する。

【0094】図19に示すのは、6行6列の行列状に表面伝導型電子放出素子をマトリクス配線したマルチ電子ビーム源であり、説明上、各素子を区別する為にD(1, 1)、D(1, 2)ないしはD(6, 6)のように(X, Y)座標で位置を示している。このようなマルチ電子ビーム源を駆動して画像を表示していく際には、X軸と平行な画像の1ラインを単位として、ライン順に画像を形成する方法をとっている。画像の1ラインに対応した表面伝導型電子放出素子を駆動するには、Dx1ないしDx6のうち表示ラインに対応する行の端子に0[V]を、それ以外の端子には7[V]を印加する。それと同期して、当該ラインの画像パターンにしたがってDy1ないしDy6の各端子に変調信号を印加する。たとえば、図20に示すような画像パターンを表示する場合を例にとって説明する。そこで、図20の画像のうち、たとえば第3ライン目を発光させる期間中を例にとって説明する。図21は、前記画像の第3ライン目を発光させる間に、端子Dx1ないしDx6、およびDy1ないしDy6を通じてマルチ電子ビーム源に印加する電圧値を示したものである。同図から明らかのようにD(2, 3)、D(3, 3)、D(4, 3)の各表面伝導型電子放出素子には、電子放出の閾値電圧8[V]を越える14[V]（図中黒塗りで示す素子）が印加されて電子ビームが出力される。一方、上記3つの素子以外は7[V]（図中斜線で示す素子）もしくは0[V]（図中白ぬきで示す素子）が

印加されるが、これは電子放出の閾値電圧8[V]以下であるため、これらの素子からは電子ビームは出力されない。同様の方法で、他のラインについても図20の表示パターンに従ってマルチ電子ビーム源を駆動してゆくが、第1ラインから順次1ラインずつ駆動してゆくことにより1画面の表示が行なわれる。

【0095】

【実施例】以下に、実施例を挙げて本発明をさらに詳述する。

【0096】以下に述べる実施例1～4においては、マルチ電子ビーム源として、前述した、電極間の導電性微粒子膜に電子放出部を有するSCE素子を用い、実施例5においてはFE型素子を用いた。なお、これらの電子ビーム源N×M個(N=3072, M=1024)を、M本の行方向配線とN本の列方向配線とによりマトリクス配線(図2、図3参照)した。

【0097】以下、SCE素子の作成方法について述べる。

【0098】まず、以下に述べるとおり、微粒子からなる導電性膜がN×M個、マトリクス配線され、配置された基板を作製した。この基板の製造方法の一例について図22により工程順にしたがって具体的に説明する。なお、以下の工程a～hは、それぞれ図22の(a)～(h)に対応する。

工程a：清浄化した青板ガラス上に厚さ0.5[μm]のシリコン酸化膜をスパッタ法で形成した絶縁性基板11'上に、真空蒸着により厚さ5[nm]のCr、厚さ500[nm]のAuを順次積層した後、ホトレジスト(AZ1370、ヘキスト社製)をスピナーにより回転塗布、ベークした後、ホトマスク像を露光、現像して、列方向配線14のレジストパターンを形成し、Au/Cr堆積膜をウエットエッチングして、所望の形状の列方向配線14を形成した。

工程b：次に、厚さ1.0[μm]のシリコン酸化膜からなる層間絶縁層33をRFスパッタ法により堆積した。

工程c：工程bで堆積したシリコン酸化膜にコンタクトホール33aを形成するためのホトレジストパターンを作り、これをマスクとして層間絶縁層33をエッチングしてコンタクトホール33aを形成した。エッチングはCF₄とH₂ガスを用いたRIE(Reactive Ion Etching)法によった。

工程d：その後、素子電極と素子電極間ギャップとなるべきパターンをホトレジスト(RD-2000N-41日立化成社製)で形成し、真空蒸着法により、厚さ5[nm]のTi、厚さ100[nm]のNiを順次堆積した。ホトレジストパターンを有機溶剤で溶解し、Ni/Ti堆積膜をリフトオフし、素子間電極間隔L(図9参照)が3[μm]、素子電極長W(図9参照)が300[μm]である素子電極2、3を形成した。

工程e：素子電極2、3の上に行方向配線13のホトレジストパターンを形成した後、厚さ5[nm]のTi、厚さ60

0[nm]のAuを順次真空蒸着により堆積し、リフトオフにより不要の部分を除去して、所望の形状の行方向配線13を形成した。

工程f：図23に示すような、素子間電極間隔Lだけ間をおいて位置する1対の素子電極2、3を跨ぐような開口35aを有するマスクを用い、膜厚100[nm]のCr膜34を真空蒸着により堆積・パターニングし、そのうえに有機Pd溶液(ccp 4230奥野製薬(株)社製)をスピナーにより回転塗布、300°Cで10分間の加熱焼成処理をした。

10 このようにして形成されたPdを主元素とする微粒子からなる電子放出部形成用膜(導電性膜)4の膜厚は約10[nm]、シート抵抗値は5×10⁴[Ω/□]であった。なおここで述べる微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造として、微粒子が個々に分散配置した状態のみならず、微粒子が互いに隣接、あるいは、重なり合った状態(島状も含む)の膜をさし、その粒径とは、前記状態で粒子形状が認識可能な微粒子についての径をいう。なお、有機金属溶液(本実施例では有機Pd溶液)とは、前記Pd, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, Pb等の金属を主元素とする有機化合物の溶液である。また、本実施例では、電子放出部形成用薄膜4の製法として、有機金属溶液の塗布法を用いたが、これに限る物でなく、真空蒸着法、スパッタ法、化学的気相堆積法、分散塗布法、ディッピング法、スピナー法等によって形成される場合もある。

工程g：酸エッチャントによりCr膜34を除去して、所望のパターンを有する電子放出部形成用薄膜4を形成した。

工程h：コンタクトホール33a部分以外にレジストを塗布するようなパターンを形成し、真空蒸着により厚さ5[nm]のTi、厚さ500[nm]のAuを順次積層した。リフトオフにより不要の部分を除去することにより、コンタクトホール33aを埋め込んだ。

【0099】以上の工程を経て、M本の行方向配線13、N本の列方向配線14に、素子電極2、3を介して電気的に接続された導電性膜(電子放出部形成用膜)4を複数(M×N個)、絶縁性基板11'上にマトリクス状に形成配置した。

(実施例1) 本実施例では、前述した図1に示すスペーサ20を配置した、加速電圧V_a=5kV、画像表示周波数60Hz(すなわちΔT=1.6, 7ms)、1素子あたりの駆動パルス幅が最大100μs(Δt=100μs)で駆動する表示パネルを作製した。以下、図1および図2を用いて詳述する。まず、前述したとおり、複数の導電性膜(電子放出部形成用膜)をマトリクス配線し、配置した基板11'をリアプレート15に固定した。次に、青板ガラスの表面にSiNx、またはSiO_xを約100[nm]積層した絶縁性部材20aの表面のうち、外囲器(気密容器)内に露出する4面に、Crのターゲットを高周波電源でスパッタすることにより、Cr酸化物薄

膜を200[nm]成膜し、高抵抗薄膜20bを形成した。スペッタガスはAr、O₂の混合ガスで全圧力は0.13[Pa]である。このようにして作製した高抵抗薄膜20bは約60[nm]の粒径を有する多粒塊の膜となった。また、該高抵抗薄膜20bの表面抵抗値は、約10⁹ [Ω/□]であった。これをサンプルAと呼ぶ。次に、膜厚、スペッタ圧、分圧比を変えて以下のサンプルを作成した。

サンプルB：膜厚300[nm]、粒径80[nm]、表面抵抗：約10⁸ [Ω/□]

サンプルC：膜厚200[nm]、粒径30[nm]、表面抵抗：約10⁹ [Ω/□]

サンプルD：膜厚80[nm]、粒径60[nm]、表面抵抗：約10¹⁰ [Ω/□]

以上の4つのサンプルについて、図28に示した評価装置で駆動パルス14[V]で1[ms]、1[Hz]の駆動を行い、帶電の時定数、除電の時定数、および電子放出時のスペーサ中央部の電位変化量を測定した。ここで、加速電圧はV_a = 5[kV]、素子/スペーサ距離はl = 400[μm]、スペーサ高さはd = [5mm]とし、実際に作成する画像表示装置と同じにした。その結果は、

サンプルA：220[μsec]、7[msec]、400[V]

サンプルB：220[μsec]、3[msec]、250[V]

サンプルC：250[μsec]、20[msec]、400[V]

サンプルD：400[μsec]、30[msec]、600[V]

であった。

【0100】この結果からわかるように、高抵抗薄膜20bの抵抗に依存して、電位変化量は決まっているが、帶電の時定数τ_a、および帶電緩和の時定数τ_dは高抵抗薄膜20bの抵抗値よりも、粒界の状況によって変化すると思われる電気容量に強く依存するようと思われる。

【0101】とくに、τ_dはτ_aよりも大きく、τ_dの値と画像表示周波数の関係が、これらのサンプルを用いた場合の表示特性を左右する。前述の式(14)より、 $\Delta V_{sat} < 2\alpha\beta \cdot l^2 / d^2 \cdot V_a$ であれば、ビームずれの影響は画像表示に影響しないので、各サンプルについてΔV_{sat}を見積もってみると、

サンプルA：160[V]

サンプルB：90[V]

サンプルC：230[V]

サンプルD：311[V]

程度となる。一方、 $2\alpha\beta = 5$ として、本実施例では、 $2\alpha\beta \cdot l^2 / d^2 \cdot V_a = 160[V]$

であるので、サンプルA、Bは良好な結果が得られ、サンプルC、Dではビームずれが生じてしまうと予想される。

【0102】実際の画像形成装置でこのことを確認するために、スペーサ中央部の電位変化量が大きいサンプルDを除き、実際に画像表示に組み込むのはサンプルA、サンプルB、サンプルCとして、以下の工程をすすめた。なお、スペーサ20の寸法は高さ5mm、板厚200[μm]、長

さ20mmである。

【0103】まず、スペーサ20を等間隔で基板11'上の行方向配線13上に、該行方向配線13と平行に固定した。なお、電極13の間隔は1[mm]とし、冷陰極素子111は電極13のちょうど中間にある。従って、素子/スペーサ間距離(図中1)は、約0.4[mm]である。

【0104】その後、基板11'の5[mm]上方に、内面に蛍光膜18とメタルパック19が付設されたフェースプレート17を側壁16を介し配置し、リアプレート1

10 5、フェースプレート17、側壁16およびスペーサ20の各接合部を固定した。基板11'とリアプレート15の接合部、リアプレート15と側壁16の接合部、およびフェースプレート17と側壁16の接合部は、フリットガラス(不図示)を塗布し、大気中で400°C乃至500°Cで10分以上焼成することで封着した。また、スペーサ20は、基板11'側では行方向配線13(線幅300[μm])上に、フェースプレート17側ではメタルパック19面上に、金属等の導電材を混合した導電性フリットガラス(不図示)を介して配置し、大気中で400°C乃至500°Cで10分以上焼成することで、封着しつか電気的な接続も行った。

【0105】なお、本実施例においては、蛍光膜18は、図24に示すように、各色蛍光体21aがY方向に延びるストライプ形状を採用し、黒色の導電体21bは各色蛍光体(R、G、B)21a間だけでなく、Y方向の各画素間をも分離するように配置された蛍光膜が用いられ、スペーサ20は、X方向に平行な黒色の導電体21b領域(線幅300[μm])内にメタルパック19を介して配置された。

【0106】なお、前述の封着を行う際には、各色蛍光体21aと基板11'上に配置された前述の電子放出部形成用の各導電性膜4(図22(h))とを対応させなくてはいけないため、リアプレート15、フェースプレート17およびスペーサ20は十分な位置合わせを行った。

【0107】以上のようにして完成した外囲器(気密容器)内の雰囲気を排気管(不図示)を通じ真空ポンプにて排気し、十分な真空度に達した後、容器外端子Dx1～DxmとDy1～Dynを通じ、前述の電子放出部形成用の各導電

40 性膜4に電圧を印加し、該電子放出部形成用の導電性膜4を通電処理(通電フォーミング処理)することにより導電性膜の各々に電子放出部を形成し、図2および図3に示したような、冷陰極素子12として表面伝導型電子放出素子が複数マトリクス配線されたマルチ電子ビーム源を作製した。通電フォーミング処理は、図12に示した波形の電圧を印加することにより行った。

【0108】次に、 1.3×10^{-4} [Pa]程度の真空度で、不図示の排気管をガスバーナーで熱することで溶着し外囲器(気密容器)の封止を行った。

50 【0109】最後に、封止後の真空度を維持するため

に、ゲッター処理を行った。

【0110】以上のように完成した、図1および図2に示されるような表示パネルを用いた画像表示装置において、各冷陰極素子（表面伝導型電子放出素子）12には、容器外端子Dx1～Dxm、Dy1～Dynを通じ、走査信号及び変調信号を不図示の信号発生手段よりそれぞれ印加することにより電子を放出させ、メタルバック19には、高圧端子Hvを通じて高圧を印加することにより放出電子ビームを加速し、蛍光膜18に電子を衝突させ、各色蛍光体21a（図24のR、G、B）を励起・発光させることで画像を表示した。なお、フレーム周波数は60[Hz]とした。高圧端子Hvへの印加電圧Vaは5[kV]、各配線13、14間への印加電圧Vfは14[V]、駆動パルスは幅100[μsec]の矩形波とした。

【0111】このとき、サンプルA、Bを用いた画像表示装置においては、スペーサ20に近い位置にある冷陰極素子12からの放出電子による発光スポットも含め、2次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。それに対し、サンプルCを用いた画像表示装置では、スペーサ近傍数ラインにわたって、ビームずれが生じた。このことは、スペーサ20を設置しても電子軌道に影響を及ぼすような電界の乱れを生じないためには、電子放出時の電位変化量が小さいだけではダメで、特に除電の時定数を考慮しなければならないことを示している。

（実施例2）本実施例では、実施例1のサンプルAを用いたパネルにおいて、素子／スペーサ間距離1を1.0[mm]としたもの（パネルA）、1を0.8[mm]としたもの（パネルB）、1を0.35[mm]としたもの（パネルC）、1を0.25[mm]としたもの（パネルD）、を作成した。1の値以外はすべてのパネルは同等であり、作成方法等は実施例1と同一である。

【0112】実施例1においては、素子／スペーサ表面距離1を1=0.4[mm]、素子／加速電極間距離dをd=5[mm]、加速電極V aをV a=5[kV]として、サンプルAの帶電／除電の時定数、電位上昇を測定した（評価条件）。この時の電位上昇ΔVmesは(8)式より

$$\Delta V_{mes} = RQ' / 8 \cdot (1 - \exp(-\Delta t_{mes} / \tau_u)) / (1 - \exp(-\Delta t_{mes} / \tau_d))$$

である。ここで、 $\Delta t_{mes} = 1[\text{msec}]$ 、 $\Delta T_{mes} = 1[\text{sec}]$ で、 $\Delta t_{mes} >> \tau_u$ 、 $\Delta T_{mes} >> \tau_d$ であるので、結局、

$$\Delta V_{mes} \sim RQ' / 8$$

となる。つまり、本実施例で用いた電子源、スペーサを1=0.4[mm]と配置したときの $RQ' / 8$ は400[V]（実測値）となる。

【0113】すると、それを実際の表示パネルで画像表示周波数60Hz（ $\Delta T = 16.7\text{msec}$ ）、駆動パルス幅 $\Delta t = 100\mu\text{s}$ 、加速電圧V a = 5kVで駆動した場合の ΔV_{sat} は(8)式より、

$$\Delta V_{sat} = RQ' / 8 \cdot (1 - \exp(-\Delta t / \tau_u)) / (1 - \exp(-\Delta T / \tau_d))$$

で、 $\Delta T = 16.7[\text{msec}]$ 、 $\Delta t = 100[\mu\text{sec}]$ 、 $\tau_u = 220[\mu\text{sec}]$ 、 $\tau_d = 7[\text{msec}]$ であるので、 ΔV_{sat} は160[V]（計算値）となる。

【0114】すると、本実施例のパネルA、B、C、Dにおいては、それぞれのパネルでの電位上昇を ΔV_{sat} （A）、 ΔV_{sat} （B）、 ΔV_{sat} （C）、 ΔV_{sat} （D）とすると、電子放出素子がスペーサに近ければ電子がスペーサ表面に当たる確率が大きくなり、 ΔV_{sat} は大きくなるので、素子／スペーサ表面間距離1の違いにより、

$$\Delta V_{sat}(\text{A}) < \Delta V_{sat}(\text{B}) < 160[\text{V}] < \Delta V_{sat}(\text{C}) < \Delta V_{sat}(\text{D})$$

であると考えられる。

【0115】すると、 ΔV_{sat} の許容量を示す式(14)において、 $2\alpha\beta = 5$ とした時、 $d = 5[\text{mm}]$ 、 $V_a = 5[\text{kV}]$ として、各パネルA、B、C、Dでは、

$$\Delta V_{sat}(\text{A}) < \Delta V_{sat}(\text{B}) < 5 \cdot 1^2 / d^2 \cdot V_a$$

$$\Delta V_{sat}(\text{C}) < \Delta V_{sat}(\text{D}) < 5 \cdot 1^2 / d^2 \cdot V_a$$

となっている。即ち、パネルA、Bでは式(14)を満たしているが、パネルC、Dでは満たしていない。以上よりパネルA、Bが良好な特性を示すことが示唆される。

【0116】以上のように構成された、表示パネルを用いた画像表示装置において、図2中の冷陰極素子（表面伝導型電子放出素子）12には、容器外端子Dx1～Dxm、Dy1～Dynを通じ、走査信号及び変調信号を不図示の信号発生手段よりそれぞれ印加することにより電子を放出させ、メタルバック19には、高圧端子Hvを通じて高圧を印加することにより放出電子ビームを加速し、蛍光膜18に電子を衝突させ、蛍光体21a（図4（a）参照）を励起・発光させることで画像を表示した。なお、高圧端子Hvへの印加電圧Vaは5[kV]、配線13、14間への印加電圧Vfは14[V]で、駆動パルスは幅100[μsec]の矩形波とし、フレーム周波数は60[Hz]とした。

【0117】このとき、前述の検討の結果のとおり、パネルDでは、スペーサ近傍数ラインの範囲で大きなビームずれが確認されたが、パネルCでは、最もスペーサに近いラインが10[μm]程度ずれていることが観認できた。これに対し、パネルA、Bにおいては、スペーサに近い位置にある冷陰極素子（表面伝導型電子放出素子）からの放出電子による発光スポットも含め、2次元状に等間隔の発光スポット列が形成され、鮮明で色再現性のよいカラー画像表示ができた。

【0118】このことは、パネルA、Bにおいてはパネルの構成（素子／スペーサ間距離、素子／加速電極間距離等）および、スペーサ上に作成した高抵抗薄膜の物性が所望の条件を満たしているのでスペーサを設置しても電

子軌道に影響を及ぼすような電界の乱れは発生しなかつたのに対し、パネルC、D特にパネルDにおいては、それを満足できないために電界の乱れを生じたことを示している。

(実施例3) 本実施例では、前述した実施例1中のサンプルCを用いた表示パネルをフレーム周波数30[Hz]にて駆動した。これは、実施例1での画像表示周波数60Hzの駆動ではビームずれを生じてしまったものである。

【0119】まず、図25に、一般的な画像形成装置のブロック図を示す。

【0120】TV信号受信回路512、513は、無線伝送系あるいは有線伝送系を用いて伝送されるTV画像信号を受信するための回路である。画像入力インターフェース回路511は、例えばTVカメラや画像読み取りスキャナなどの画像入力装置から供給される画像信号を取り込むための回路である。画像メモリインターフェース回路508、509、510は、ビデオテープレコーダ、ビデオディスク、静止画像データを記憶している装置から画像信号を取り込むための回路である。また、入出力インターフェース回路505は、本表示装置と、外部のコンピュータ、コンピュータネットワークもしくはプリンタなどの出力装置とを接続するための回路である。画像生成回路507は、入出力インターフェース回路505を介して外部から入力される画像データや文字・図形情報や、あるいはCPU506より出力される画像データや文字・図形情報に基づき表示用画像データを生成するための回路である。以上で述べた回路群から画像データはデータ504に送られ、3原色信号、または輝度信号とI信号、Q信号に逆変換される。その後、画像データはCPU506によって制御されたマルチプレクサ503に送られ表示画像として適宜選択される。

【0121】また、CPU506は、主として本表示装置の動作制御や、表示画像の生成、選択、編集に関わる作業を行なう。入力部514は、CPU506に使用者が命令やプログラム、あるいはデータなどを入力するためのものであり、例えばキーボードやマウスなどである。

【0122】また、ディスプレイパネルコントローラ502は、CPU506より入力される制御信号に基づき駆動回路501の動作を制御するための回路であり、例えば画面表示周波数や走査方法を制御するための信号を駆動回路501に対して出力する。本実施例においては、該ディスプレイパネルコントローラ502により、画像表示周波数を30Hzに設定し駆動している。駆動回路501は、内部に画像メモリを有し、マルチプレクサ503から入力される画像信号をもとにして、ディスプレイパネルコントローラ502より入力される画像表示クロックに同期して、ディスプレイパネル500に印加する駆動信号を発生するための回路である。

【0123】本実施例においては、ディスプレイパネル500として、実施例1のサンプルCを用いたパネルを

使用しており、スペーサの帶電緩和の時定数は20[msec]であった。ディスプレイコントローラ502によって種々の駆動周波数により、画像を表示した。この際、一電子駆動の電圧パルスは幅100[μsec]、14[V]の矩形パルスとした。

【0124】その結果、実施例1でのべたとおり、フレーム周波数60[Hz]での駆動では、明らかなビームずれを生じており、さらに、120[Hz]の駆動では、ビームずれはスペーサから10ライン以上にわたって観察された。

それに対し、フレーム周波数を30[Hz]とした場合、ビームずれはほとんど視認できないレベルにまで減少した。つまり、ある画像表示周波数においては、良好な画像表示が行えなかった画像形成装置においても、前述のディスプレイコントローラによって画像表示周波数を最適な値に設定することにより、良好な画像表示を行えることがわかった。

(実施例4) 本実施例では、図2、図3で示されるような画素配置、スペーサ配置を有し、画像表示周波数30Hz(ΔT=33.3ms)、駆動パルス幅Δt=30μs、加速電圧Va=8kVで駆動するHDTV対応の60インチディスプレイを作成した。

【0125】ここで、電子源としては、SCE素子を使用した。電子ビームはスペーサと平行方向(図2中x方向)に偏向されて蛍光体にあたる。

【0126】画素間隔は、720μm×240μm(RGB各色)で、図27における電子放出素子/スペーサ間距離1は約150μmとした。

【0127】スペーサは、絶縁性部材の上に非晶質の窒化シリコン膜を100[nm]積層したものを用いた。該膜の作成は、プラズマCVD法を用い、ソースガスとしては、シランと窒素の混合ガスを使用し、RFパワー100W、基板温度250°Cにて成膜した。また、該膜のオプティカルバンドギャップは約2.2eVであった。

【0128】まずははじめに、高さ5mmの評価用スペーサを作成し、実施例1と同様の方法により(Va=8kV、ΔT=1sec、Δt=1ms、素子駆動電圧=14V、素子/スペーサ距離=0.15mm)、電子放出時のスペーサ中央部の電位変化量等を測定したところ、帶電の時定数は85μs、除電時定数は4.5ms、電位変化量は50Vであった。従って、実際の駆動をΔT=33.3ms、Δt=30μs、Va=8kV、素子駆動電圧14Vで行う場合、式(8)のΔVsatは、14.7Vである。

【0129】次に、電子放出素子/加速電極間距離dをどの程度にすべきか、検討した。式(15)において、 $2\alpha\beta$ を好ましい値1として、dの範囲を考えると、d<3.5mmとなった。そこで、実際にディスプレイパネルを作成する際は、スペーサ高さを3.5mmとした。

【0130】上記の構成の画像形成装置においては、ス

ペーサにもっとも近い電子放出素子によるスポットをふくめ、視認できるずれはなかった。

(実施例5) 本実施例では、図34に示すような、電子放出素子としてFE型素子を用い、画像表示周波数30Hz ($\Delta T = 33.3 \text{ ms}$)、駆動パルス幅 $\Delta t = 20 \mu\text{s}$ 、加速電圧 $V_a = 400 \text{ V}$ で駆動する画像形成装置を作成した。約 $0.5 \text{ mm} \times 0.5 \text{ mm}$ の領域にエミッタコーンを約 $10 \mu\text{m}$ 間隔に配置し、1画素を構成した。ここで、図34において、3010は基板、3011はエミッタ配線、3012はエミッタコーン、3013は厚さ $1 \mu\text{m}$ の絶縁層、3014はゲート電極で、直径 $1 \mu\text{m}$ の電子放出孔が形成されている。3015は加速電極、3016は直径 $100 \mu\text{m}$ の円柱型スペーサで、絶縁性基体の上に、実施例1のサンプルCに対応する高抵抗薄膜としてCr酸化物薄膜 $200[\text{nm}]$ 3017を積層してある。また、スペーサ高 d は $200 \mu\text{m}$ である。また、図34中の1(スペーサと、スペーサに最も近いエミッタとの距離)は $40 \mu\text{m}$ である。

【0131】まず、画像形成装置をくみ上げる前に、加速電圧 400 V を印加した状態で、ゲート電圧 80 V で素子を駆動し、実施例1と同様の方法で、 $\Delta T = 1 \text{ sec}$ 、 $\Delta t = 1 \text{ ms}$ にて、スペーサ中央部の電圧変化量、帶電の時定数、帶電緩和の時定数を測定したところ、それぞれ、 -250 V 、 $250 \mu\text{s}$ 、 40 ms であった。すなわち、本実施例においては帶電は負であった。次に、実際に画像形成装置をくみ上げ、加速電圧 400 V 、ゲート電圧 80 V 、素子駆動パルス幅 $20 \mu\text{s}$ 、フレーム周波数 30 Hz ($\Delta T = 33.3 \text{ ms}$)で駆動を行った。この場合、画像スポットに乱れはみられなかつた。これは、式(8)の ΔV_{sat} が -34 V となり、式(15)における、スペーサ高さ $d < 0.43 \text{ mm}$ であれば表示がみだれることがないという条件を満たしているからである。ここで、式(15)中の $2\alpha\beta$ としては、FE型素子を用いるので、10とした。

【0132】次に、フレーム周波数 60 Hz で駆動したところ、きわめて微少なスポット形状の変形がみられた。しかし、画像表示としては全く問題なかった。これは、式(8)の ΔV_{sat} が -56.4 V となり、式(15)において、 $2\alpha\beta = 10$ としたときのスペーサ高さ $d < 0.34 \text{ mm}$ であれば表示がみだれることがないという条件を満たしているが、より好ましい条件 $2\alpha\beta = 2$ としたときのスペーサ高さ $d < 0.15 \text{ mm}$ という条件は満たしていないからである。

【0133】なお、本発明は、冷陰極型電子放出素子であれば、表面伝導型電子放出素子に限らずいずれの電子放出素子に対しても適用できる。具体例としては、本出願人による特開昭63-274047号公報に記載されたような、対向する一対の電極を電子源を成す基板面に沿って構成した電界放出型(FE型)の電子放出素子や、金属/絶縁層/金属型(MIM型)がある。

【0134】また、本発明は、単純マトリクス型以外の電子源を用いた画像形成装置に対しても適用できる。例えば、本出願人による特開平2-257551号公報等に記載されたような制御電極を用いて表面伝導型電子放出素子の選択を行う画像形成装置において、フェースプレートと制御電極間、あるいは電子源と制御電極間等に上記のような支持部材を用いた場合である。

【0135】

【発明の効果】本発明は以上説明したとおり構成されて10いるので、以下に記載する効果を奏する。

【0136】本発明の画像形成装置は、スペーサ表面に、電子源および電極、あるいは互いに異なる電位が印加される少なくとも2つの電極に対して電気的に接続される高抵抗薄膜を有し、かつ該高抵抗薄膜の帶電および帶電緩和の時定数を制御することによって、あるいは、スペーサ配置、電極配置等を考慮することによって、さらには、帶電緩和の時定数が大きい場合にも駆動条件(特に1フレーム画像を表示する周波数)を最適化することによって、スペーサ表面の帶電を抑えることができる。それによって、電子源からの放出電子の軌道が乱されることはなく、良好な表示特性を有することになる。特に、カラー画像を表示する場合には、色ずれを抑制することができ、鮮明なカラー画像表示が可能となる。

【図面の簡単な説明】

【図1】図2に示した画像形成装置のスペーサ近傍のA-A'線断面図である。

【図2】本発明に係る画像形成装置の一部を破断した斜視図である。

【図3】図1に示した画像形成装置の電子源の要部平面図である。

【図4】蛍光膜の構成を説明するための図である。

【図5】図1に示した画像形成装置における電子および散乱粒子の軌跡を説明するための図で、スペーサ近傍の電子放出部をY方向からみた図である。

【図6】図1に示した画像形成装置における電子の軌跡を説明するための図で、スペーサ近傍の電子放出部をX方向からみた図である。

【図7】本発明に係る画像形成装置に設けられるスペーサの断面図である。

【図8】スペーサに当接部材を設けて配置される場合を示す断面図である。

【図9】本発明に係る表面伝導型電子放出素子の構成を示す模式的平面図および断面図である。

【図10】本発明に係る表面伝導型電子放出素子の構成を示す模式的平面図および断面図である。

【図11】本発明に係る表面伝導型電子放出素子の製造方法の一例を工程順に示した図である。

【図12】通電フォーミング電圧波形の一例を示す図である。

【図13】通電活性化の電圧波形の一例を示す図である。

る。

【図14】本発明に係る垂直型の表面伝導型電子放出素子の構成の一例を示す模式図である。

【図15】本発明に係る垂直型の表面伝導型電子放出素子の構成の他の例を示す模式図である。

【図16】本発明に係る垂直型の表面伝導型電子放出素子の製造方法の一例を工程順に示した図である。

【図17】表面伝導型電子放出素子の基本的特性を説明するための図である。

【図18】本発明に係る画像形成装置の駆動回路の概略構成を示すブロック図である。

【図19】本発明に係る画像形成装置の電子源の一部回路図である。

【図20】本発明に係る画像形成装置の駆動方法を説明するための原画像の一例を示す図である。

【図21】本発明に係る画像形成装置の駆動電圧が印加された電子源の一部回路図である。

【図22】本発明に係る画像形成装置の電子源の製造方法の一例を工程を順に示した図である。

【図23】電子放出部形成用薄膜を形成する際に用いられるマスクの一例の平面図である。

【図24】蛍光膜の他の構成例を説明するための図である。

【図25】本発明に係る画像形成装置を用いた画像表示装置の一例のブロック図である。

【図26】スペーサ表面上の電位の変化を示す図である。

【図27】ビームずれと各パネル部材の寸法との関係を説明する図である。

【図28】スペーサ表面上の電位変化を測定する方法を示す図である。

【図29】スペーサ表面上の電位変化を測定する方法を示す図である。

【図30】従来の表面伝導型電子放出素子の平面図である。

【図31】従来のFE素子の断面図である。

【図32】従来のMIM素子の断面図である。

【図33】スペーサの等価回路を示す図である。

【図34】FE型電子放出素子を用いた画像形成装置を説明するための図である。

【符号の説明】

1 基板

2, 3 素子電極

4 導電性膜

5 電子放出部

6 炭素、あるいは炭素化合物からなる薄膜

11, 11' 基板

12 冷陰極素子

13 電極(行方向配線)

14 列方向配線

15 リアプレート

16 側壁

17 フェースプレート

18 蛍光体

19 メタルパック

20 スペーサ

20a 絶縁性部材

20b 高抵抗薄膜

20c 導電膜

10 21a 萤光体

21b 黒色導電体

22 フォーミング用電源

23 電流計

24 活性化用電源

25 アノード電極

26 直流電圧源

27 電流計

28 段差形成部材

30t 電子線軌跡

20 31t 散乱粒子軌跡

32 フリットガラス

33 層間絶縁層

33a コンタクトホール

34 Cr膜

35a 開口

40 当接部材

111 電子源

112 電子線

500 ディスプレイパネル

30 501 駆動回路

502 ディスプレイパネルコントローラ

503 マルチプレクサ

504 デコーダ

505 入出力インターフェース回路

506 CPU

507 画像生成回路

508, 509, 510 画像メモリインターフェース回路

511 画像入力インターフェース回路

40 512, 513 TV信号受信回路

514 入力部

1701 表示パネル

1702 走査回路

1703 制御回路

1704 シフトレジスタ

1705 ラインメモリ

1706 同期信号分離回路

1707 変調信号発生器

3001 絶縁性基板


50 3004 電子放出部形成用薄膜

3 0 0 5 電子放出部
 3 0 1 0 基板
 3 0 1 1 エミッタ配線
 3 0 1 2 エミッタコーン
 3 0 1 3 絶縁層
 3 0 1 4 ゲート電極
 3 0 1 5 加速電極
 3 0 1 6 円柱型スペーサ
 3 0 1 7 高抵抗薄膜
 3 0 2 0 基板
 3 0 2 1 下電極
 3 0 2 2 絶縁層
 3 0 2 3 上電極


* 4 4 0 1 電子放出素子
 4 4 0 2 スペーサ
 4 4 0 3 加速電極
 4 4 0 4 電子ビーム
 4 5 0 1 基板
 4 5 0 2 電子放出素子
 4 5 0 3 スペーサ基体
 4 5 0 4 高抵抗薄膜
 4 5 0 5 プローブ電極
 10 4 5 0 6 加速電極
 4 5 0 7 表面電位計
 4 5 0 8 真空チャンバー

*



【図1】




【図4】




【図2】




【図3】




【図5】




【図6】




【図8】




【図14】




【図7】




【図9】




【図10】




(b)




(b)




【図15】




【図11】




【図12】




【図26】




【図13】




【図16】




【図17】



【図18】




【図19】




φ: 表面伝導形放出素子

【図20】




【図30】



■ : 発光


□ : 非発光

【図21】




■:両端に14Vの電位差が印加される素子
 ■:両端に7Vの電位差が印加される素子
 ○:両端に0Vの電位差が印加される素子


【図22】



【図23】




【図24】




X
Y


【图25】




【図27】




【図29】




【図28】




【図32】



【図31】



【図33】



【図34】

